[發明專利]一種制作半導體器件的方法

有效

• 申請號: 201410198629.1
• 申請日: 2014-05-12
• 公開（公告）號: CN105097690B
• 公開（公告）日: 2018-10-23
• 發明（設計）人: 趙杰
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

1.一種制作半導體器件的方法，包括：

提供具有第一區域和第二區域的半導體襯底，所述第一區域包括虛擬柵極，所述第二區域包括虛擬柵極；

去除所述第一區域中的虛擬柵極和所述第二區域中的虛擬柵極，以在所述第一區域中形成第一溝槽，在所述第二區域中形成第二溝槽；

在所述第一溝槽和所述第二溝槽的底部及側壁上依次沉積形成高K介電層、覆蓋層、阻擋層和P型功函數金屬層；

在所述P型功函數金屬層上形成犧牲層；

回刻蝕去除部分的位于所述第一溝槽和所述第二溝槽頂部附近的所述犧牲層和所述P型功函數金屬層，以露出部分所述阻擋層；

去除位于所述第二溝槽中的所述犧牲層和所述P型功函數金屬層以露出所述阻擋層；

去除位于所述第一溝槽中的所述犧牲層，以露出所述P型功函數金屬層；

在露出的所述第一溝槽和第二溝槽的底部和側壁上依次沉積形成N型功函數金屬層和第一金屬電極層，其中，所述第一金屬電極層具有良好的填充能力；

執行平坦化工藝；

回刻蝕去除位于所述第一溝槽和所述第二溝槽頂部附近的所述第一金屬電極層、所述N型功函數金屬層、所述P型功函數金屬層、所述覆蓋層和所述阻擋層，以形成第三溝槽和第四溝槽；

在所述半導體襯底上沉積第二金屬電極層，以填充所述第三溝槽和所述第四溝槽。

2.一種制作半導體器件的方法，包括：

提供具有第一區域和第二區域的半導體襯底，所述第一區域包括虛擬柵極，所述第二區域包括虛擬柵極；

去除所述第一區域中的虛擬柵極和所述第二區域中的虛擬柵極，以在所述第一區域中形成第一溝槽，在所述第二區域中形成第二溝槽；

在所述第一溝槽和所述第二溝槽的底部及側壁上依次沉積形成高K介電層、覆蓋層、阻擋層和P型功函數金屬層；

在所述P型功函數金屬層上形成犧牲層；

回刻蝕去除部分的位于所述第一溝槽和所述第二溝槽頂部附近的所述犧牲層、所述P型功函數金屬層、所述覆蓋層和所述阻擋層，以露出部分所述高K介電層；

去除位于所述第二溝槽中的所述犧牲層和所述P型功函數金屬層以露出所述阻擋層；

去除位于所述第一溝槽中的所述犧牲層，以露出所述P型功函數金屬層；

在露出的所述第一溝槽和第二溝槽的底部和側壁上依次沉積形成N型功函數金屬層和第一金屬電極層，其中，所述第一金屬電極層具有良好的填充能力；

執行平坦化工藝；

回刻蝕去除位于所述第一溝槽和所述第二溝槽頂部附近的所述第一金屬電極層和所述N型功函數金屬層，以形成第三溝槽和第四溝槽；

在所述半導體襯底上沉積第二金屬電極層，以填充所述第三溝槽和所述第四溝槽。

3.如權利要求1或2所述的方法，其特征在于，還包括在沉積形成所述第二金屬電極層之后執行平坦化工藝的步驟。

4.如權利要求1或2所述的方法，其特征在于，所述第一區域為PMOS區域，所述第二區域為NMOS區域。

5.如權利要求1或2所述的方法，其特征在于，所述犧牲層的材料為底部抗反射涂層。

6.如權利要求1的方法，其特征在于，還包括在回刻蝕去除位于所述第一溝槽和所述第二溝槽頂部附近的所述第一金屬電極層、所述N型功函數金屬層、所述P型功函數金屬層、所述覆蓋層和所述阻擋層的同時回刻蝕所述高K介電層的步驟。

7.如權利要求2所述的方法，其特征在于，還包括回刻蝕去除位于所述第一溝槽和所述第二溝槽頂部附近的所述第一金屬電極層和所述N型功函數金屬層的同時回刻蝕所述高K介電層的步驟。

8.如權利要求3所述的方法，其特征在于，采用化學機械研磨或者回刻蝕執行所述平坦化步驟。

9.如權利要求1或2所述的方法，其特征在于，所述第一金屬電極層的材料為鎢，所述第二金屬電極層的材料為鋁。