[發(fā)明專利]晶圓處理方法

有效

• 申請?zhí)枺?/td>: 201410196551.X
• 申請日: 2014-05-09
• 公開（公告）號: CN105097432B
• 公開（公告）日: 2019-03-12
• 發(fā)明（設(shè)計(jì)）人: 施林波;劉堯;陳福成
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/683
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 應(yīng)戰(zhàn);駱蘇華

一種晶圓處理方法，包括：承載基底的第一表面具有定位標(biāo)記；待處理基底具有第一表面、以及與第一表面相對的第二表面，待處理基底具有器件區(qū)、以及包圍器件區(qū)的邊緣區(qū)；將承載基底的第一表面與待處理基底的第一表面鍵合，定位標(biāo)記位于待處理基底的邊緣區(qū)內(nèi)；對待處理基底進(jìn)行修邊工藝，修邊工藝使待處理基底的半徑減小，并完整暴露出承載基底第一表面的定位標(biāo)記；通過定位標(biāo)記的定位，在待處理基底的第二表面形成掩膜層，掩膜層內(nèi)具有暴露出部分待處理基底第二表面的開口；以掩膜層為掩膜，刻蝕開口底部的待處理基底，直至暴露出承載基底的第一表面為止，在待處理基底內(nèi)形成通孔。所述晶圓處理方法使硅通孔的形成工藝簡化。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種晶圓處理方法。

背景技術(shù)

在半導(dǎo)體制程中，能夠?qū)⒈砻嬉研纬捎邪雽?dǎo)體器件的晶圓(Wafer)切割為多個(gè)芯片，之后再對各個(gè)芯片進(jìn)行封裝，以形成所需的集成電路或芯片器件。以晶圓級芯片尺寸封裝(Wafer Level Chip Size Packaging，WLCSP)技術(shù)為例，對晶圓進(jìn)行封裝測試后再切割得到單個(gè)成品芯片，封裝后的芯片尺寸與裸片完全一致。經(jīng)晶圓級芯片尺寸封裝技術(shù)封裝后的芯片尺寸能夠達(dá)到高度微型化，芯片成本隨著芯片尺寸的減小和晶圓尺寸的增加而顯著降低。

隨著半導(dǎo)體制造技術(shù)的不斷發(fā)展，半導(dǎo)體器件的特征尺寸不斷減小，而芯片的集成度越來越高，而目前的二維封裝結(jié)構(gòu)已難以滿足日益增長的芯片集成度需求，因此三維封裝技術(shù)成為跨越芯片集成瓶頸的關(guān)鍵技術(shù)。

基于硅通孔(Through Silicon Via，TSV)的三維堆疊技術(shù)是現(xiàn)有的三維封裝技術(shù)中的一種，所述基于硅通孔的三維堆疊技術(shù)是提高芯片集成度的主要方法之一。

現(xiàn)有的形成硅通孔結(jié)構(gòu)的方法包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底的第一表面具有器件層；使半導(dǎo)體襯底第一表面通過器件層與承載基底鍵合；在鍵合工藝之后，對所述半導(dǎo)體襯底的第二表面進(jìn)行減薄，所述第二表面與所述第一表面相對；在減薄工藝之后，在所述半導(dǎo)體襯底和器件層內(nèi)形成暴露出承載基底的通孔；在所述通孔內(nèi)填充滿導(dǎo)電材料，形成導(dǎo)電插塞。所述導(dǎo)電插塞即所形成的硅通孔結(jié)構(gòu)，所述導(dǎo)電插塞用于使堆疊設(shè)置的半導(dǎo)體襯底之間能夠?qū)崿F(xiàn)電互連，從而使形成于半導(dǎo)體襯底表面的半導(dǎo)體器件能夠構(gòu)成集成電路。

然而，現(xiàn)有形成硅通孔結(jié)構(gòu)的工藝復(fù)雜，不利于縮減工藝時(shí)間、工藝成本減少。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種晶圓處理方法，使形成硅通孔的工藝簡化。

為解決上述問題，本發(fā)明提供一種晶圓處理方法，包括：提供承載基底，所述承載基底具有第一表面，所述承載基底的第一表面具有定位標(biāo)記，所述定位標(biāo)記到承載基底的邊緣具有第一距離；提供待處理基底，所述待處理基底具有第一表面、以及與第一表面相對的第二表面，所述待處理基底具有器件區(qū)、以及包圍器件區(qū)的邊緣區(qū)；將所述承載基底的第一表面與所述待處理基底的第一表面鍵合，所述待處理基底和承載基底的邊緣重合，且所述定位標(biāo)記位于待處理基底的邊緣區(qū)內(nèi)；對所述待處理基底進(jìn)行修邊工藝，所述修邊工藝使所述待處理基底的半徑減小第二距離，暴露出部分承載基底的第一表面，并且完整暴露出承載基底第一表面的定位標(biāo)記，所述第二距離小于第一距離；通過所述定位標(biāo)記的定位，在待處理基底的第二表面形成掩膜層，所述掩膜層內(nèi)具有暴露出部分待處理基底第二表面的開口；以所述掩膜層為掩膜，刻蝕所述開口底部的待處理基底，直至暴露出承載基底的第一表面為止，在待處理基底內(nèi)形成通孔。

可選的，所述待處理基底包括：第二襯底、以及位于第二襯底表面的器件層，所述器件層表面為所述待處理基底的第一表面。

可選的，所述器件層包括：位于第二襯底表面的器件結(jié)構(gòu)、以及位于第二襯底表面且包圍所述器件結(jié)構(gòu)的絕緣層。