[發(fā)明專(zhuān)利]一種鰭片場(chǎng)效應(yīng)晶體管及其制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410192918.0
• 申請(qǐng)日: 2014-05-08
• 公開(kāi)（公告）號(hào): CN105097530A
• 公開(kāi)（公告）日: 2015-11-25
• 發(fā)明（設(shè)計(jì)）人: 何昭文;袁俊;鄭召星
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類(lèi)號(hào): H01L21/336
• 分類(lèi)號(hào): H01L21/336;H01L29/78;H01L29/10
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝，具體地，本發(fā)明涉及一種制作鰭片場(chǎng)效應(yīng)晶體管及其制作方法。

背景技術(shù)

集成電路(IC)已經(jīng)從單個(gè)硅芯片上制作的少量互連的器件發(fā)展成數(shù)以百萬(wàn)計(jì)的器件。當(dāng)前IC提供遠(yuǎn)超過(guò)原有想象的性能和復(fù)雜性。為了實(shí)現(xiàn)復(fù)雜性和電路密度(即能夠被封裝到給定芯片面積上的器件數(shù)目)的改進(jìn)，最小器件特征的尺寸，也稱(chēng)為器件“特征尺寸CD”，已經(jīng)隨著各代IC而變得更小。現(xiàn)在以跨度少于四分之一微米的特征尺寸來(lái)制作半導(dǎo)體器件。

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，集成電路性能的提高主要是通過(guò)不斷縮小集成電路器件的尺寸以提高它的速度來(lái)實(shí)現(xiàn)。目前，由于在追求高器件密度、高性能和低成本中半導(dǎo)體工業(yè)已經(jīng)進(jìn)入到納米技術(shù)工藝節(jié)點(diǎn)，半導(dǎo)體器件的制備受到各種物理極限的限制。

隨著CMOS器件的不斷縮小而帶來(lái)的制造和設(shè)計(jì)方面的挑戰(zhàn)，促使三維設(shè)計(jì)如鰭片場(chǎng)效應(yīng)晶體管(FinFET)的發(fā)展。相對(duì)于現(xiàn)有的平面晶體管，所述FinFET器件在溝道控制以及降低淺溝道效應(yīng)等方面具有更加優(yōu)越的性能；并且所述FinFET器件增大了柵極和溝道的接觸面積。

現(xiàn)有技術(shù)中FinFET的形成方法為先形成鰭片結(jié)構(gòu)(Fin)，接著在所述鰭片結(jié)構(gòu)上形成柵極，然后在所述鰭片結(jié)構(gòu)上所述柵極的兩側(cè)外延形成源漏極，如圖1A和1B所示，其中，圖1B為圖1A中沿A-A的方向做截面圖對(duì)應(yīng)的FinFET的截面示意圖。根據(jù)現(xiàn)有技術(shù)制作的鰭片場(chǎng)效應(yīng)晶體管的柵極和溝道的接觸面積為S1，S1＝L*W+2H*L。然而，隨著鰭片尺寸的日益縮小，鰭片厚度(W)逐漸變薄，柵極和溝道的接觸面積也隨之變小。

因此，需要一種制作新的鰭片場(chǎng)效應(yīng)晶體管的方法，以使鰭片場(chǎng)效應(yīng)晶體管的柵極和溝道的接觸面積變大。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了有效解決上述問(wèn)題，本發(fā)明提出了一種鰭片場(chǎng)效應(yīng)晶體管的制作方法，包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成鰭片結(jié)構(gòu)；在所述鰭片結(jié)構(gòu)上形成外延層；在所述外延層上形成柵極結(jié)構(gòu)。

優(yōu)選地，還包括在形成所述柵極結(jié)構(gòu)之后采用注入工藝或者熱擴(kuò)散工藝以形成源漏極的步驟。

優(yōu)選地，還包括在形成所述柵極結(jié)構(gòu)之后刻蝕去除位于所述柵極結(jié)構(gòu)兩側(cè)的所述外延層的步驟。

優(yōu)選地，還包括在刻蝕去除所述柵極結(jié)構(gòu)兩側(cè)的所述外延層之后采用外延生長(zhǎng)工藝以形成源漏極的步驟。

優(yōu)選地，還包括在執(zhí)行所述外延生長(zhǎng)工藝的同時(shí)執(zhí)行原位摻雜的步驟。

優(yōu)選地，所述柵極結(jié)構(gòu)為高K金屬柵極結(jié)構(gòu)。

優(yōu)選地，所述刻蝕為干法刻蝕或者濕法刻。

優(yōu)選地，所述外延層的材料為SiGe或者SiC。

優(yōu)選地，還包括在形成所述外延層的同時(shí)對(duì)所述外延層執(zhí)行原位摻雜的步驟。

優(yōu)選地，還包括在形成所述鰭片結(jié)構(gòu)之后在所述半導(dǎo)體襯底上所述鰭片結(jié)構(gòu)的兩側(cè)形成隔離結(jié)構(gòu)的步驟。

本發(fā)明還提出了一種鰭片場(chǎng)效應(yīng)晶體管，包括：半導(dǎo)體襯底；位于所述半導(dǎo)體襯底上的鰭片結(jié)構(gòu)；位于所述鰭片結(jié)構(gòu)上的第一外延層；位于所述第一外延層上的柵極結(jié)構(gòu)；其中，位于所述柵極結(jié)構(gòu)下方的所述第一外延層為溝道。

優(yōu)選地，其特征在于，還包括位于所述半導(dǎo)體襯底上所述鰭片結(jié)構(gòu)兩側(cè)的隔離結(jié)構(gòu)。

優(yōu)選地，其特征在于，還包括位于所述鰭片結(jié)構(gòu)上所述柵極結(jié)構(gòu)兩側(cè)的源漏極。

優(yōu)選地，采用注入工藝或者熱擴(kuò)散工藝處理位于所述柵極結(jié)構(gòu)兩側(cè)的所述第一外延層以形成所述源漏極。

優(yōu)選地，還包括位于所述鰭片結(jié)構(gòu)上所述柵極結(jié)構(gòu)兩側(cè)的第二外延層，采用原位摻雜工藝處理所述第二外延層以形成所述源漏極。

優(yōu)選地，所述柵極結(jié)構(gòu)為高K金屬柵極結(jié)構(gòu)。

優(yōu)選地，所述第一外延層的材料為SiGe或者SiC。

綜上所述，根據(jù)本發(fā)明方法制作的鰭片場(chǎng)效應(yīng)晶體管與根據(jù)現(xiàn)有技術(shù)制作鰭片場(chǎng)效應(yīng)晶體管相比，在柵極和溝道之間具有大面積的接觸區(qū)，同時(shí)，在達(dá)到了相同工作電流的情況下，本發(fā)明制作的鰭片場(chǎng)效應(yīng)晶體管的尺寸比現(xiàn)有技術(shù)中鰭片場(chǎng)效應(yīng)晶體管的尺寸更小。

附圖說(shuō)明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中，

圖1A為根據(jù)現(xiàn)有技術(shù)制備FinTFET的立體示意圖；