[發明專利]半導體封裝

有效

• 申請號: 201410190721.3
• 申請日: 2014-05-07
• 公開（公告）號: CN104425468B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 小澤勛
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/488
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 張林;段承恩

實施方式的半導體封裝具有：基板、第一半導體芯片、第一線、第一模鑄材料、第二半導體芯片、第三半導體芯片、第二線及第二模鑄材料。所述基板具有第一、第二焊盤。所述第一半導體芯片設置于所述基板上。所述第一線將所述第一焊盤和所述第一半導體芯片電連接。所述第一模鑄材料將所述基板上的所述第一半導體芯片及所述第一線密封。所述第二半導體芯片設置于所述第一模鑄材料上。所述第三半導體芯片設置于所述第二半導體芯片上。所述第二線將所述第二焊盤和所述第二半導體芯片電連接。所述第二模鑄材料將所述基板上的所述第一模鑄材料、所述第二、第三半導體芯片及所述第二線密封。

本申請以美國臨時專利申請61/874540號(申請日：2013年9月6日)為基礎并享受其優先權。本申請通過參照該在先申請而包括其全部內容。技術領域

本發明涉及半導體封裝。

背景技術

近年來，將多個半導體芯片在一個封裝內密封的多芯片封裝(MCP)(Multi-chippackage)以移動設備等電子設備為中心而被廣泛使用。例如，將NAND閃存及其控制器配置于基板上并將這些元件用模鑄材料密封的模鑄型半導體封裝正在產品化。

發明內容

本發明提供外形尺寸小的半導體封裝。

實施方式的半導體封裝具有：基板、第一半導體芯片、第一線、第一模鑄材料、第二半導體芯片、第三半導體芯片、第二線及第二模鑄材料。所述基板具有第一、第二焊盤。所述第一半導體芯片設置于所述基板上。所述第一線將所述第一焊盤和所述第一半導體芯片電連接。所述第一模鑄材料將所述基板上的所述第一半導體芯片及所述第一線密封。所述第二半導體芯片設置于所述第一模鑄材料上。所述第三半導體芯片設置于所述第二半導體芯片上。所述第二線將所述第二焊盤和所述第二半導體芯片電連接。所述第二模鑄材料將所述基板上的所述第一模鑄材料、所述第二、第三半導體芯片及所述第二線密封。

附圖說明

圖1是第一實施方式的半導體封裝的俯視圖。

圖2是沿圖1中的所述半導體封裝的2-2線的剖視圖。

圖3是所述第一實施方式的第一變形例的半導體封裝的剖視圖。

圖4是所述第一實施方式的第二變形例的半導體封裝的剖視圖。

圖5是第二實施方式的半導體封裝的剖視圖。

圖6是所述第二實施方式的第一變形例的半導體封裝的剖視圖。

圖7是所述第二實施方式的第二變形例的半導體封裝的剖視圖。

圖8是所述第二實施方式的第三變形例的半導體封裝的剖視圖。

圖9是第三實施方式的半導體封裝的剖視圖。

圖10是所述第三實施方式的第一變形例的半導體封裝的剖視圖。

圖11是所述第三實施方式的第二變形例的半導體封裝的剖視圖。

圖12是所述第三實施方式的第三變形例的半導體封裝的剖視圖。

圖13是第四實施方式的控制器芯片和NAND芯片的俯視圖。

圖14是比較例的控制器芯片和NAND芯片的俯視圖。

圖15是概要地表示所述實施方式的基板的SATA信號的布線層的剖視圖。

圖16A是表示所述實施方式的半導體封裝的焊料球的排列的仰視圖。

圖16B是所述實施方式的半導體封裝的側視圖。

圖16C是圖2所示的所述半導體封裝的俯視圖。

圖17是所述實施方式的半導體封裝的焊料球的排列的概要圖。