[發明專利]一種半導體器件及其制備方法、電子裝置

在審

• 申請號: 201410189140.8
• 申請日: 2014-05-06
• 公開（公告）號: CN105097705A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 陳亮;仇圣棻
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;馮永貞

本發明涉及一種半導體器件及其制備方法、電子裝置，所述制備方法包括提供半導體襯底，所述半導體襯底包括中心區域和邊緣區域，在所述半導體襯底上形成有若干浮柵結構，在相鄰的所述浮柵結構之間形成有向下延伸至所述半導體襯底中的淺溝槽隔離結構；回蝕刻去除所述淺溝槽隔離結構中的部分氧化物，以形成凹槽，露出所述浮柵結構的部分側壁；沉積覆蓋層，以填充所述凹槽并覆蓋所述浮柵結構；濕法蝕刻去除部分所述覆蓋層，以再次露出所述浮柵結構的部分側壁。本發明所述方法在COPEN工藝步驟之后，進一步沉積覆蓋層，然后濕法蝕刻去除部分所述覆蓋層，通過在所述邊緣區域剩余部分所述覆蓋層以補償所述邊緣區域氧化物的厚度，提高了器件的性能和良率。

技術領域

本發明涉及半導體制造領域，具體地，本發明涉及一種半導體器件及其制備方法、電子裝置。

背景技術

隨著對于高容量的半導體存儲裝置需求的日益增加，這些半導體存儲裝置的集成密度受到人們的更多關注，為了增加半導體存儲裝置的集成密度，現有技術中采用了許多不同的方法，例如通過減小存儲單元尺寸和/或改變結構單元而在單一晶圓上形成更多個存儲單元，對于通過改變單元結構增加集成密度的方法來說，已經嘗試過通過改變有源區的平面布置或改變單元布局來減小單元面積。

NAND閃存是一種比硬盤驅動器更好的存儲方案，由于NAND閃存以頁為單位讀寫數據，所以適合于存儲連續的數據，如圖片、音頻或其他文件數據；同時因其成本低、容量大且寫入速度快、擦除時間短的優點在移動通訊裝置及便攜式多媒體裝置的存儲領域得到了廣泛的應用。目前，為了提高NAND閃存的容量，需要在制備過程中提高NAND閃存的集成密度。

在所述NAND閃存制備過程中，首先形成浮柵結構以及位于所述浮柵結構之間的淺溝槽隔離結構，然后執行存儲單元打開(cell open,COPEN)的步驟，所述COPEN步驟是指去除部分所述淺溝槽隔離結構中的氧化物，以露出所述浮柵結構的部分側壁，以便后續制備的ONO介質層和控制柵極能和所述浮柵結構形成穩定的接觸，避免由于器件尺寸減小引起接觸不穩定的情況。

在COPEN過程中，在所述晶圓的中心區域和邊緣區域中去除的所述氧化物的厚度不一致，引起殘留的氧化物的高度不均一，從而引起半導體器件閾值電壓的不均一，使器件的性能和良率下降。

因此，需要對目前NAND制備方法作進一步的改進，以便消除上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了解決所述在現有技術中存在的問題，提供了一種半導體器件的制備方法，包括：

提供半導體襯底，所述半導體襯底包括中心區域和邊緣區域，在所述半導體襯底上形成有若干浮柵結構，在相鄰的所述浮柵結構之間形成有向下延伸至所述半導體襯底中的淺溝槽隔離結構；

回蝕刻去除所述淺溝槽隔離結構中的部分氧化物，以形成凹槽，露出所述浮柵結構的部分側壁；

沉積覆蓋層，以填充所述凹槽并覆蓋所述浮柵結構；

濕法蝕刻去除部分所述覆蓋層，以再次露出所述浮柵結構的部分側壁。

可選地，在回蝕刻去除所述淺溝槽隔離結構中的部分氧化物的步驟中，所述中心區域剩余的氧化物的厚度大于所述邊緣區域剩余的氧化物的厚度。

可選地，去除部分所述覆蓋層的方法包括：

完全去除位于所述中心區域的所述覆蓋層，以露出所述淺溝槽隔離結構中的所述氧化物；

去除部分位于所述邊緣區域的所述覆蓋層，以使剩余的所述覆蓋層的高度與所述中心區域的所述氧化物的高度相同。