[發(fā)明專利]一種工藝開發(fā)包中參數(shù)化單元的DRC驗(yàn)證方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410184633.2
• 申請(qǐng)日: 2014-05-04
• 公開（公告）號(hào): CN105095535B
• 公開（公告）日: 2019-09-03
• 發(fā)明（設(shè)計(jì)）人: 李滔;生俊揚(yáng);王春輝;牛歡歡;高穎
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 高偉;馮永貞

本發(fā)明涉及一種工藝開發(fā)包中參數(shù)化單元的DRC驗(yàn)證方法，包括以下步驟：步驟(a)產(chǎn)生PCell實(shí)例；步驟(b)對(duì)所述PCell實(shí)例進(jìn)行版圖布局；步驟(c)執(zhí)行DRC檢查，檢查所述PCell實(shí)例中的PCell參數(shù)是否存在錯(cuò)誤。本發(fā)明為了在有限的開發(fā)時(shí)間和有限的計(jì)算資源條件下，盡可能高效、全面地對(duì)PCell實(shí)例進(jìn)行DRC驗(yàn)證，提出了一種可以快速有效產(chǎn)生大量PCell實(shí)例，并進(jìn)行DRC驗(yàn)證的方法。在所述方法中如果生成的PCell實(shí)例存在DRC錯(cuò)誤，本發(fā)明的方法可以快速準(zhǔn)確的定位存在DRC錯(cuò)誤的PCell相關(guān)參數(shù)，以便于開發(fā)人員找到DRC錯(cuò)誤的原因并修改PCell。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種工藝開發(fā)包中參數(shù)化單元的DRC驗(yàn)證方法。

背景技術(shù)

隨著集成電路技術(shù)的持續(xù)發(fā)展，芯片上將集成更多器件，芯片也將采用更快的速度。在這些要求的推進(jìn)下，器件的幾何尺寸將不斷縮小，在芯片的制造工藝中不斷采用新材料、新技術(shù)和新的制造工藝。這些改進(jìn)對(duì)于單個(gè)器件的壽命影響非常大，可能造成局部區(qū)域的脆弱性增加、功率密度的提高、器件的復(fù)雜性增加以及引入新的失效機(jī)制，同時(shí)較小的容錯(cuò)空間意味著壽命問題必須在設(shè)計(jì)的一開始就考慮，并且在器件的開發(fā)和制造過(guò)程中一直進(jìn)行監(jiān)控和測(cè)試，一直到最終產(chǎn)品的完成。

在集成電路開發(fā)過(guò)程中通常用到PCell，所述PCell是指芯片代工廠提供給客戶進(jìn)行集成電路設(shè)計(jì)的參數(shù)化器件單元，該P(yáng)Cell必須經(jīng)過(guò)設(shè)計(jì)規(guī)則檢查(DRC,Design RuleCheck)驗(yàn)證，以確保在各種參數(shù)變化時(shí)，PCell的版圖沒有DRC錯(cuò)誤(DRC violation)，從而保證客戶使用PCell設(shè)計(jì)的電路沒有DRC錯(cuò)誤。

目前集成電路設(shè)計(jì)是利用PCell進(jìn)行電路設(shè)計(jì)，以減小電路設(shè)計(jì)的復(fù)雜性，縮短設(shè)計(jì)時(shí)間。作為電路設(shè)計(jì)基本模塊的PCell必須是各種參數(shù)設(shè)置都沒有DRC錯(cuò)誤，否則，以此設(shè)計(jì)的電路不可避免有DRC錯(cuò)誤。

現(xiàn)有技術(shù)中常用的驗(yàn)證方法是按經(jīng)驗(yàn)對(duì)PCell參數(shù)在設(shè)計(jì)范圍內(nèi)隨意取值，實(shí)例數(shù)量在幾百個(gè)的量級(jí)，覆蓋率不足導(dǎo)致驗(yàn)證不充分，經(jīng)常發(fā)生發(fā)布給客戶后，客戶使用中發(fā)現(xiàn)PCell有DRC錯(cuò)誤。

由于PCell的參數(shù)眾多，而且參數(shù)的變化范圍較大，組合后產(chǎn)生的PCell實(shí)例數(shù)以千萬(wàn)計(jì)，在有限的開發(fā)時(shí)間和有限的計(jì)算資源條件下，將所有PCell實(shí)例進(jìn)行DRC驗(yàn)證是不可能的。如何高效、全面地產(chǎn)生PCell實(shí)例并進(jìn)行DRC驗(yàn)證是目前PCell開發(fā)中的需要解決的問題。

因此，需要對(duì)現(xiàn)有技術(shù)中對(duì)PCell參數(shù)的DRC驗(yàn)證方法進(jìn)行改進(jìn)，以便消除上述各種弊端，提高DRC驗(yàn)證的效率以及準(zhǔn)確率。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種工藝開發(fā)包中參數(shù)化單元的DRC驗(yàn)證方法，包括以下步驟：

步驟(a)產(chǎn)生PCell實(shí)例；

步驟(b)對(duì)所述PCell實(shí)例進(jìn)行版圖布局；

步驟(c)執(zhí)行DRC檢查，檢查所述PCell實(shí)例中的PCell參數(shù)是否存在錯(cuò)誤。

作為優(yōu)選，所述步驟(a)包括以下子步驟：

步驟(a-1)根據(jù)PCell參數(shù)的種類，對(duì)影響Pcell版圖的參數(shù)關(guān)鍵點(diǎn)遍歷；

步驟(a-2)對(duì)所述參數(shù)關(guān)鍵點(diǎn)以外的Pcell參數(shù)遍歷。

作為優(yōu)選，所述PCell參數(shù)的種類包括數(shù)值型的PCell參數(shù)和開關(guān)選項(xiàng)PCell參數(shù)；