[發明專利]存儲器、存儲陣列的檢測電路及方法

有效

• 申請號: 201410184492.4
• 申請日: 2014-05-04
• 公開（公告）號: CN105097047B
• 公開（公告）日: 2017-12-29
• 發明（設計）人: 陳先敏;楊家奇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

1.一種存儲陣列的檢測電路，所述存儲陣列包括呈陣列排布的待測存儲單元，所述待測存儲單元被編程前后的等效阻抗不相等；其特征在于，所述存儲陣列的檢測電路包括：

N個檢測單元，N為整數且N≥3；

所述檢測單元包括電壓比較器，所述電壓比較器的第一輸入端適于輸入基準電壓，N個電壓比較器的第二輸入端相連并作為測試端，所述電壓比較器的輸出端適于輸出二進制數據；

輸入第n個電壓比較器的基準電壓的電壓值根據或者確定，其中，V_n為輸入第n個電壓比較器的基準電壓的電壓值，R_n為(N-n)個所述待測存儲單元被編程前的等效阻抗與(n-1)個所述待測存儲單元被編程后的等效阻抗并聯的阻抗值，i為預先設定的檢測電流的電流值。

2.如權利要求1所述的存儲陣列的檢測電路，其特征在于，所述檢測單元還包括適于提供所述基準電壓的基準電壓產生單元。

3.如權利要求2所述的存儲陣列的檢測電路，其特征在于，所述基準電壓產生單元包括阻抗單元；

所述阻抗單元的一端適于輸入參考電位，所述阻抗單元的另一端適于輸入基準電流并提供所述基準電壓，所述阻抗單元的等效阻抗與所述基準電流的乘積減去所述參考電位等于所述基準電壓。

4.如權利要求3所述的存儲陣列的檢測電路，其特征在于，所述參考電位為地電位。

5.如權利要求3所述的存儲陣列的檢測電路，其特征在于，所述基準電流的電流值與所述檢測電流的電流值相等；

所述阻抗單元包括子阻抗單元以及(N-1)個結構與所述待測存儲單元相同的基準存儲單元，所述子阻抗單元與(N-1)個基準存儲單元并聯，并聯的一端作為所述阻抗單元的一端，并聯的另一端作為所述阻抗單元的另一端；

其中，第n個阻抗單元的(N-1)個基準存儲單元中，(N-n)個基準存儲單元未被編程，(n-1)個基準存儲單元已被編程。

6.如權利要求5所述的存儲陣列的檢測電路，其特征在于，所述子阻抗單元包括第一電阻，所述第一電阻的兩端作為所述子阻抗單元與所述(N-1)個基準存儲單元并聯的連接端。

7.如權利要求5所述的存儲陣列的檢測電路，其特征在于，所述子阻抗單元包括第二電阻和開關晶體管；

所述第二電阻的一端連接所述開關晶體管的漏極，所述開關晶體管的柵極適于輸入控制電壓，所述第二電阻的另一端和所述開關晶體管的源極作為所述子阻抗單元與所述(N-1)個基準存儲單元并聯的連接端。

8.如權利要求1至7任一項所述的存儲陣列的檢測電路，其特征在于，所述待測存儲單元為電熔絲存儲單元。

9.如權利要求8所述的存儲陣列的檢測電路，其特征在于，還包括適于提供所述檢測電流的檢測電流產生單元。

10.如權利要求8所述的存儲陣列的檢測電路，其特征在于，所述待測存儲單元包括熔絲元件和開關晶體管；

所述熔絲元件的一端作為所述待測存儲單元的陽極，所述熔絲元件的另一端連接所述開關晶體管的漏極；

所述開關晶體管的柵極適于輸入控制電壓，所述開關晶體管的源極接地。

11.一種存儲陣列的檢測方法，基于權利要求1或2所述的存儲陣列的檢測電路，其特征在于，包括：

對所述存儲陣列中的待測存儲單元進行編程；

執行分組檢測步驟，以獲得(N-1)個待測存儲單元中不能被寫入數據的存儲單元的數量；

重復執行所述分組檢測步驟，以獲得所述存儲陣列中不能被寫入數據的存儲單元的數量；

其中，所述分組檢測步驟包括：

從所述存儲陣列中選取(N-1)個待測存儲單元進行并聯，將所述(N-1)個待測存儲單元并聯的一端接地、并聯的另一端連接所述測試端；

施加所述檢測電流至所述測試端，施加所述基準電壓至所述電壓比較器的第二輸入端；

根據所述N個電壓比較器輸出的二進制數據獲得所述(N-1)個待測存儲單元中不能被寫入數據的存儲單元的數量。