[發明專利]低共模耦合效應的片上電感及其設計方法

有效

• 申請號: 201410182110.4
• 申請日: 2014-04-30
• 公開（公告）號: CN103928446B
• 公開（公告）日: 2017-10-10
• 發明（設計）人: 賈天宇;吳悅
• 申請（專利權）人: 無錫中感微電子股份有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64
• 代理公司: 無錫互維知識產權代理有限公司32236
• 代理人: 戴薇

【技術領域】

本發明涉及一種片上電感的設計，特別是涉及低共模耦合效應的片上電感及其設計方法。

【背景技術】

在CMOS(Complementary Metal-Oxide-Semiconductor Transistor)射頻集成電路(RFIC)發展中，片上電感已成為射頻集成電路中的關鍵元件，并被廣泛應用于濾波器，LNA(噪聲放大器)以及VCO(壓控振蕩器)等電路。無論是基于GaAs(砷化鎵)工藝，還是COMS工藝的集成電路，往往都使用了多個片上電感。片上電感的面積大，而且其對于其他元件的耦合性能直接影響電路的整體性能，所以片上電感的去耦合設計十分重要。在之前的眾多研究中，也已經形成了許多常用的去耦合技術。如在片上電感下方設計Patterned Shielding(格柵屏蔽)或電感四周設計Guard Ring(保護環)等結構減小電感對外耦合。

但是之前的這些去耦合設計往往只是默認為在差模電流輸入情況下，而忽略了共模輸入電流的耦合影響。在集成電路設計中，激勵輸入通常為差模信號。在差模電流輸入狀態下，片上電感相鄰繞線的電流方向一致，螺旋電感圈內感應產生的磁場方向相同。而在實際電路中，由于諧波的原因會使電路中存在一部分共模信號。當片上電感為共模電流輸入時，相鄰繞線上的電流方向相反，這時相鄰繞線在電感圈內感應產生的磁場方向也會相反。在現有技術中，對于如何消除片上電感之間的共模耦合影響并沒有足夠的重視和研究。

因此，有必要提出一種改進的技術方案來解決上述問題。

【發明內容】

本發明的目的在于提供一種片上電感及其設計方法，其可以對于減小片上電感間的共模耦合效應。

為了實現上述目的，根據本發明的一個方面，本發明提出一種片上電感，其生成于晶圓基底之上，其包括：第一連接端、第二連接端及連接于第一連接端和第二連接端之間的線路，所述線路繞成多匝線圈，所述片上電感還包括有位于所述線路中間的中間抽頭，該中間抽頭至第一連接端的線路長度與該中間抽頭至第二連接端的線路長度相同，所述中間抽頭未穿越所述線圈，所述中間抽頭、所述第一連接端和第二連接端位于所述線圈的同側。

進一步的，所述線圈的匝數為偶數，所述中間抽頭未穿越所述線圈。

進一步的，所述線圈的匝數為奇數，所述中間抽頭經過所述線圈的中心并穿越所述線圈。

進一步的，所述片上電感整體形成沿一對稱軸的軸對稱圖形，該對稱軸穿過所述線圈的中心，第一連接端位于該對稱軸的一側，第二連接端位于該對稱軸的另一側并與第一連接端沿所述對稱軸對稱，所述中間抽頭位于所述對稱軸上，并沿所述對稱軸成自對稱圖形。

進一步的，所述線路中的一部分位于基底上的第一結構層，所述線路中的另一部分位于基底上的第二結構層，所述第一結構層與所述第二結構層屬于所述基底上的不同的結構層。

根據本發明的另一個方面，本發明提供一種片上電感的設計方法，所述片上電感生成于晶圓基底之上，其包括第一連接端、第二連接端及連接于第一連接端和第二連接端之間的線路，所述線路繞成多匝線圈，所述片上電感的設計方法包括：確定所述片上電感的中間抽頭是否需要穿過所述線圈，如果是，則將所述線圈的匝數設計為奇數，如果否，則將所述線圈的匝數設計為偶數，使得所述中間抽頭、所述第一連接端和第二連接端位于所述線圈的同側。

進一步的，所述片上電感整體形成沿一對稱軸的軸對稱圖形，該對稱軸穿過所述線圈的中心，第一連接端位于該對稱軸的一側，第二連接端位于該對稱軸的另一側并與第一連接端沿所述對稱軸對稱，所述中間抽頭位于所述對稱軸上，并沿所述對稱軸成自對稱圖形。

進一步的，所述線路中的一部分位于基底上的第一結構層，所述線路中的另一部分位于基底上的第二結構層，所述第一結構層與所述第二結構層屬于所述基底上的不同的結構層。

進一步的，所述片上電感的設計方法還包括：確定是否必須為所述片上電感設置中間抽頭，如果否，則不為所述片上電感設置中間抽頭，如果是，才執行確定所述片上電感的中間抽頭是否需要穿過所述線圈的步驟。

與現有技術相比，如果本發明中的片上電感的中間抽頭需要穿過所述線圈，則將所述線圈的匝數設計為奇數，如果本發明中的片上電感的中間抽頭不需要穿過所述線圈，則將所述線圈的匝數設計為偶數，這樣使得所述中間抽頭、所述第一連接端和第二連接端位于所述線圈的同側，降低共模耦合的影響。

【附圖說明】