[發(fā)明專利]半導(dǎo)體封裝

有效

• 申請?zhí)枺?/td>: 201410174930.9
• 申請日: 2014-04-28
• 公開（公告）號: CN104253094B
• 公開（公告）日: 2018-05-01
• 發(fā)明（設(shè)計）人: 南允邰
• 申請（專利權(quán)）人: 三星電機株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31
• 代理公司: 北京銘碩知識產(chǎn)權(quán)代理有限公司11286
• 代理人: 金光軍,劉奕晴

相關(guān)申請的交叉引用

本申請要求2013年6月28日提交的、名稱為“Semiconductor Package”的韓國專利申請No.10-2013-0075875的權(quán)益，該申請的全部以引用的方式結(jié)合于本申請。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體封裝。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的快速發(fā)展，半導(dǎo)體設(shè)備已經(jīng)顯著地成長。進(jìn)一步地，被配置為通過將諸如半導(dǎo)體設(shè)備的電子設(shè)備預(yù)先安裝在印刷電路襯底上的封裝的半導(dǎo)體封裝的發(fā)展已經(jīng)活躍地進(jìn)行，例如封裝中的系統(tǒng)(SIP)、芯片大小的封裝(CSP)以及倒裝芯片封裝(FCP)。為了使半導(dǎo)體封裝能夠穩(wěn)定并有效地傳遞信號，考慮不斷地增強能夠屏蔽由高頻導(dǎo)致的噪聲的功能是很重要的。為了屏蔽噪聲以允許半導(dǎo)體設(shè)備能夠穩(wěn)定地傳遞信號并且提供低阻抗，在襯底上額外地形成接地層的過程被執(zhí)行。(韓國專利No.0274782)。

發(fā)明內(nèi)容

本發(fā)明致力于提供一種具有足夠屏蔽區(qū)域的半導(dǎo)體封裝。

此外，本發(fā)明致力于提供一種能夠在提高屏蔽能力的同時維持信號性能的半導(dǎo)體封裝。

此外，本發(fā)明致力于提供一種具有提高的設(shè)計自由度的半導(dǎo)體封裝。

根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體封裝，包括：第一襯底，該第一襯底具有安裝在其兩個表面上的電子設(shè)備；以及第二襯底，該第二襯底與所述第一襯底的一個表面結(jié)合并且包括嵌入部分，其中安裝在所述第一襯底的一個表面上的電子設(shè)備被嵌入所述嵌入部分中，其中所述第二襯底包括接地過孔以及沿著所述第二襯底的內(nèi)壁或外壁形成的屏蔽壁。所述接地過孔可以被電連接至所述屏蔽壁。

所述半導(dǎo)體封裝還可以包括第一塑封部分，該第一塑封部分密封安裝在所述第一襯底的另一個表面上的電子設(shè)備。

所述半導(dǎo)體封裝還可以包括第一屏蔽膜，該第一屏蔽膜形成在第一塑封部分的外表面上。

所述第一襯底還可以包括形成在該第一襯底中的接地層。

所述接地層可以被電連接至所述第一屏蔽膜。

所述接地層可以被電連接至所述接地過孔。

所述半導(dǎo)體封裝還可以包括：接地層，該接地層形成在所述第一襯底中并且被形成為具有暴露至所述第一襯底的外側(cè)的兩端。

所述第一屏蔽膜被電連接至所述接地層，該接地層被暴露至所述第一襯底的外側(cè)。

所述接地層可以被電連接至所述接地過孔。

所述第二襯底還可以包括信號過孔。

在所述屏蔽壁中，對應(yīng)于形成信號過孔的位置的的區(qū)域可以被打開。

半導(dǎo)體封裝還可以包括：屏蔽過孔，該屏蔽過孔在對應(yīng)于所述屏蔽壁所打開的區(qū)域的位置形成，并且在沿著所述信號過孔的直線上形成。

所述嵌入部分可以具有通孔的形式。

所述嵌入部分可以具有凹槽的形式。

在嵌入部分中的底部表面還可以被提供有屏蔽壁。

所述第一襯底還可以被提供有電路層。

所述第二襯底還可以包括電連接至所述第一襯底的導(dǎo)電過孔。

所述半導(dǎo)體封裝還可以包括：外部連接端子，該外部連接端子形成在所述第二襯底的一個表面上并且連接至所述導(dǎo)電過孔。

所述半導(dǎo)體封裝還可以包括：第二塑封部分，該第二塑封部分形成在所述嵌入部分中從而密封所述第一電子設(shè)備。

所述半導(dǎo)體封裝還可以包括：第二屏蔽膜，該第二屏蔽膜形成在所述第二塑封部分的一個表面上并且電連接至所述屏蔽壁。

所述半導(dǎo)體封裝還可以包括：第二塑封部分，該第二塑封部分形成在所述嵌入部分中以密封所述第一電子設(shè)備。

附圖說明

本發(fā)明的上述及其他的目的、特征和優(yōu)點將結(jié)合附圖通過以下詳細(xì)的描述進(jìn)行更加清楚的理解，其中：

圖1是示出了根據(jù)本發(fā)明的第一優(yōu)選實施方式的半導(dǎo)體封裝的示例性圖示；

圖2是示出了根據(jù)本發(fā)明的第一優(yōu)選實施方式的第二襯底的橫截面的示例性圖示；

圖3是示出了根據(jù)本發(fā)明的第一優(yōu)選實施方式的第二襯底的橫截面的另一示例性圖示；

圖4是示出了根據(jù)本發(fā)明的第二優(yōu)選實施方式的半導(dǎo)體封裝的示例性圖示；

圖5是示出了根據(jù)本發(fā)明的第二優(yōu)選實施方式的第二襯底的橫截面的示例性圖示；

圖6是示出了根據(jù)本發(fā)明的第二優(yōu)選實施方式的第二襯底的橫截面的另一示例性圖示；

圖7是示出了根據(jù)本發(fā)明的第二優(yōu)選實施方式的第二襯底的橫截面的另一示例性圖示；

圖8是示出了根據(jù)本發(fā)明的第三優(yōu)選實施方式的半導(dǎo)體封裝的示例性圖示；