[發明專利]基于DSP芯片的FFT加速器

有效

• 申請號: 201410174795.8
• 申請日: 2014-04-28
• 公開（公告）號: CN103955447B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 劉宗林;雷元武;郭陽;陳書明;魯建壯;彭元喜;吳虎成;羅恒;孫永節;陳躍躍;陳小文;孫書為
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: G06F17/14
• 分類號: G06F17/14
• 代理公司: 湖南兆弘專利事務所(普通合伙)43008
• 代理人: 周長清

技術領域

本發明涉及數據處理中的FFT計算技術領域，尤其涉及一種基于DSP芯片的FFT加速器。

背景技術

DFT(Discrete?Fourier?Transformation，離散傅里葉變換)是數字信號處理領域不可缺少的工具之一，它將一種信號從時域變換到頻域，廣泛應用于聲學、圖像、雷達、電信和無線信號處理等領域。FFT(Fast?Fourier?Transformation，快速傅立葉變換)是DFT的一種快速實現方法，FFT的出現使得DFT在實際應用中得到了更為廣泛的應用。FFT算法是利用復指數常數的特性將信號序列x(n)或X(k)的排列次序進行重排并分解成短序列運算，將DFT運算復雜度由O(n²)降低到O(nlogn)。

在實時信號處理領域，需要支持實數FFT、復數FFT、實數IFFT(Inverse?FFT)和復數IFFT的運算，數據格式可能是IEEE-754標準的浮點格式或定點格式，對于不同的應用FFT的運算規模變化也非常大，可能為數十點或數十萬點。

現有技術中，部分DSP芯片中雖然提供了FFT加速方案，但支持的最大運算規模僅為1K，限制FFT加速器的應用范圍，且通常僅能支持32位定點計算，對于更常用IEEE-754標準浮點格式不提供支持。例如TI?C55X系列DSP芯片，其包含一個緊耦合FFT加速器(稱為HWA)，通過使用加速器指令可以實現FFT加速器與C55X?DSP通訊，該FFT加速器僅支持32位定點格式的8點到1024點實數和復數FFT計算。

發明內容

本發明要解決的技術問題就在于：針對現有技術存在的技術問題，本發明提供一種結構簡單、成本低廉、支持可變的運算規模且能夠支持大規模的FFT運算、應用范圍廣、執行效率高的基于DSP芯片的FFT加速器。

為解決上述技術問題，本發明提出的技術方案為：

一種基于DSP芯片的FFT加速器，包括：

模式配置模塊，用于從DSP內核接收數據地址、運算規模N＝2^k及運算次數M的配置數據，輸出至FFT運算控制模塊及數據訪問控制模塊；

FFT運算控制模塊，用于判斷運算規模N是否大于閾值N₁，若為否，控制FFT計算模塊進行N點一維FFT運算；若為是，控制FFT計算模塊進行N₁*N₂的二維FFT運算，其中N＝N₁*N₂，N₁為FFT計算模塊能夠直接支持的最大FFT運算規模且N₁大于或等于N₂，輸出控制信號至FFT計算模塊；

數據訪問控制模塊，用于FFT計算模塊執行運算時，根據數據地址控制以DMA方式從存儲器中讀取出運算數據至FFT計算模塊，并將FFT計算模塊輸出的運算結果存儲回存儲器中；

FFT計算模塊，用于根據FFT運算控制模塊輸出的控制信號并行執行FFT運算；進行一維FFT運算時，并行執行N點的一維FFT運算；進行二維FFT運算時，并行執行N₂次N₁點的列方向一維FFT計算，對計算結果進行旋轉因子補償，再并行執行N₁次N₂點的行方向一維FFT計算，完成N點的FFT運算。

作為本發明的進一步改進：還包括分別與數據訪問控制模塊、FFT計算模塊的輸出端連接的數據格式轉換模塊，所述數據格式轉換模塊用于當數據訪問控制模塊讀取的運算數據為定點格式時將運算數據轉換為浮點格式，輸出至FFT計算模塊，并將FFT計算模塊輸出的運算結果轉換為對應的定點格式后輸出回數據訪問控制模塊。

作為本發明的進一步改進：所述FFT計算模塊包括兩個并行的FFT執行子模塊以及分別與兩個FFT執行子模塊連接的CORDIC補償旋轉因子計算子模塊；兩個所述FFT執行子模塊并行執行兩組數據的FFT計算，其中一組數據為規模小于或等于N₁點的數據，所述CORDIC補償旋轉因子計算子模塊根據數據地址及運算規模N采用CORDIC算法計算補償旋轉因子，分別輸出至兩個所述FFT執行子模塊。