[發明專利]基于DSP芯片的FFT加速器

有效

• 申請號: 201410174795.8
• 申請日: 2014-04-28
• 公開（公告）號: CN103955447B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 劉宗林;雷元武;郭陽;陳書明;魯建壯;彭元喜;吳虎成;羅恒;孫永節;陳躍躍;陳小文;孫書為
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: G06F17/14
• 分類號: G06F17/14
• 代理公司: 湖南兆弘專利事務所(普通合伙)43008
• 代理人: 周長清

1.一種基于DSP芯片的FFT加速器，其特征在于，包括：

模式配置模塊(1)，用于從DSP內核接收數據地址、運算規模N＝2^k及運算次數M的配置數據，輸出至FFT運算控制模塊(2)及數據訪問控制模塊(3)；

FFT運算控制模塊(2)，用于判斷運算規模N是否大于閾值N₁，若為否，控制FFT計算模塊(4)進行N點一維FFT運算；若為是，控制FFT計算模塊(4)進行N₁*N₂的二維FFT運算，其中N＝N₁*N₂，N₁為FFT計算模塊(4)能夠直接支持的最大FFT運算規模且N₁大于或等于N₂，輸出控制信號至FFT計算模塊(4)；

數據訪問控制模塊(3)，用于FFT計算模塊(4)執行運算時，根據數據地址控制以DMA方式從存儲器中讀取出運算數據至FFT計算模塊(4)，并將FFT計算模塊(4)輸出的運算結果存儲回存儲器中；

FFT計算模塊(4)，用于根據FFT運算控制模塊(2)輸出的控制信號并行執行FFT運算；進行一維FFT運算時，并行執行N點的一維FFT運算；進行二維FFT運算時，并行執行N₂次N₁點的列方向一維FFT計算，對計算結果進行旋轉因子補償，再并行執行N₁次N₂點的行方向一維FFT計算，完成N點的FFT運算。

2.根據權利要求1所述的基于DSP芯片的FFT加速器，其特征在于：還包括分別與數據訪問控制模塊(3)、FFT計算模塊(4)的輸出端連接的數據格式轉換模塊(5)，所述數據格式轉換模塊(5)用于當數據訪問控制模塊(3)讀取的運算數據為定點格式時將運算數據轉換為浮點格式，輸出至FFT計算模塊(4)，并將FFT計算模塊(4)輸出的運算結果轉換為對應的定點格式后輸出回數據訪問控制模塊(3)。

3.根據權利1或2所述的基于DSP芯片的FFT加速器，其特征在于：所述FFT計算模塊(4)包括兩個并行的FFT執行子模塊以及分別與兩個FFT執行子模塊連接的CORDIC補償旋轉因子計算子模塊(43)；兩個所述FFT執行子模塊并行執行兩組數據的FFT計算，其中每一組數據為規模小于或等于N₁點的數據，所述CORDIC補償旋轉因子計算子模塊(43)根據數據地址及運算規模N采用CORDIC算法計算補償旋轉因子，分別輸出至兩個所述FFT執行子模塊。

4.根據權利3所述的基于DSP芯片的FFT加速器，其特征在于：每個所述FFT執行子模塊包括FFT計算控制單元(411)、數據存儲單元(412)、并行蝶形運算單元(413)以及旋轉因子存儲單元(414)；所述FFT計算控制單元(411)接收FFT運算控制模塊(2)輸出的控制信號，控制并行蝶形運算單元(413)及CORDIC補償旋轉因子計算子模塊(43)的啟動；所述數據存儲單元(412)存儲并行蝶形運算單元(413)待輸入的運算數據以及待輸出的運算結果；所述并行蝶形運算單元(413)并行執行一組數據的蝶形運算或補償旋轉因子計算，由所述旋轉因子存儲單元(414)存儲蝶形運算時的旋轉因子。

5.根據權利4所述的基于DSP芯片的FFT加速器，其特征在于：所述并行蝶形運算單元(413)包括兩個并行的蝶形運算部件。

6.根據權利5所述的基于DSP芯片的FFT加速器，其特征在于：每個所述蝶形運算部件包括多個IEEE-754標準的單精度浮點乘法器、多個單精度浮點加/減法器。

7.根據權利6所述的基于DSP芯片的FFT加速器，其特征在于：所述單精度浮點乘法器為4個，所述單精度浮點加/減法器為6個。

8.根據權利4～7中任意一項所述的基于DSP芯片的FFT加速器，其特征在于：所述數據存儲單元(412)包括兩組數據存儲器，對待輸入的運算數據以及待輸出的運算結果進行乒乓結構的緩存；每組所述數據存儲器包括4個雙端口的RAM。

9.根據權利5～7中任意一項所述的基于DSP芯片的FFT加速器，其特征在于：所述旋轉因子存儲單元(414)采用兩個查找表，每個所述查找表具有N₁個選項；每個所述查找表對應連接一個所述蝶形運算部件。