[發明專利]一種柵極側墻減薄工藝

有效

• 申請號: 201410174441.3
• 申請日: 2014-04-28
• 公開（公告）號: CN103928315B
• 公開（公告）日: 2017-06-23
• 發明（設計）人: 崇二敏;黃君;毛志彪
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/28
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙)31275
• 代理人: 吳世華,林彥之

技術領域

本發明涉及半導體技術領域，特別涉及一種柵極側墻減薄工藝。

背景技術

隨著工藝尺寸不斷縮小，特別是65nm及其以下，為了增強器件的性能，通常采用應力接近技術(Stress Proximity Technique,SPT)減薄柵極兩側側墻的寬度，從而使后續具有一定應力的膜層沉積在更接近溝道(channel)的區域，以增強器件驅動電流。

通常采用SPT工藝來減薄柵極側墻的過程包括：在側墻以及硅化物形成后，直接進行一步干法刻蝕，從而減薄側墻的寬度。

采用上述方法，在干法刻蝕中，把側墻水平方向減薄的同時，也不可避免地刻蝕到側墻的頂部，請參閱圖1，圖1為采用現有的柵極側墻減薄方法之后形成的襯底截面結構示意圖。1表示柵極，2表示柵極側墻。側墻頂部在刻蝕過程中由于沒有受到保護而遭到等離子損傷，如圖1中虛線之間的高度即為側墻頂部的損失高度。柵極側墻頂部的損傷會導致器件漏電，并最終使器件的性能惡化。實際工藝中，為了減小柵極側墻頂部的損傷，不得不限制水平方向的刻蝕量，這樣，側墻水平方向的刻蝕受制于垂直方向的限制，工藝窗口非常小，從而影響柵極側墻減薄的效果。

因此，需要改進現有的柵極側墻減薄工藝，在減薄柵極側墻的過程中，使柵極側墻的頂部和柵極的頂部不受到等離子體刻蝕的損傷。

發明內容

為了克服以上問題，本發明旨在提供一種柵極側墻減薄工藝，在減薄側墻的過程中，不損傷側墻頂部和柵極頂部，從而擴大刻蝕工藝窗口，提高柵極側墻的減薄效果。

本發明提供了一種柵極側墻減薄工藝，其包括：

步驟S01：在半導體襯底上依次形成柵極和柵極側墻；

步驟S02：在所述半導體襯底上覆蓋一層抗反射層；

步驟S03：采用光刻和干法刻蝕工藝，圖案化所述抗反射層；

步驟S04：以圖案化的所述抗反射層為掩膜，經干法刻蝕工藝，減薄所述柵極側墻。

優選地，所述步驟S03中，采用HBr和O₂的混合氣體作為刻蝕氣體。

優選地，所述HBr與所述O₂的流量比例為1：1至15:2。

優選地，所述HBr的流量為10-30sccm,所述O₂的流量為4-10sccm。

優選地，所述步驟S03中，所采用的壓強為5-10mTorr，所采用的上電極功率為300-500瓦，反應時間為10-80秒。

優選地，所述步驟S04中，采用氟系氣體刻蝕所述柵極側墻。

優選地，所述氟系氣體為CH₂F₂和CHF₃的混合氣體。

優選地，所述CH₂F₂與所述CHF₃的流量比例為1:1至4:1。

優選地，所述CH₂F₂的流量為60-120sccm，所述CHF₃的流量為30-60sccm。

優選地，所述步驟S04中，所采用的壓強為20-40mTorr，所采用的上電極功率為500-800瓦，所采用的下電極電壓為0，反應時間為10-40秒。

本發明的一種柵極側墻減薄工藝，首先在形成側墻之后，在整個半導體襯底上覆蓋一層抗反射層，該抗反射層包裹住柵極和柵極側墻這樣使襯底表面趨于平坦；然后，采用光刻和刻蝕工藝，圖案化抗反射層，再利用抗反射層為掩膜，采用干法刻蝕工藝，向下刻蝕側墻，從而實現側墻寬度的減薄；抗反射層覆蓋在柵極和側墻頂部，在減薄過程中，可以保護柵極和側墻頂部不受到損傷，從而可以擴大工藝窗口，增加減薄的寬度，提高側墻減薄效果。

附圖說明

圖1為采用現有的柵極側墻減薄方法之后形成的襯底截面結構示意圖

圖2為本發明的一個較佳實施例的柵極側墻減薄方法的流程示意圖

圖3-6為本發明的上述較佳實施例的柵極側墻減薄方法的各個步驟所對應的襯底截面結構示意圖

具體實施方式

為使本發明的內容更加清楚易懂，以下結合說明書附圖，對本發明的內容作進一步說明。當然本發明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發明的保護范圍內。