[發明專利]芯片內部節點電壓的測試電路

有效

• 申請號: 201410171081.1
• 申請日: 2014-04-25
• 公開（公告）號: CN103995169A
• 公開（公告）日: 2014-08-20
• 發明（設計）人: 莫太山;沈林峰;盧煒超;郭巖武
• 申請（專利權）人: 嘉興泰鼎光電集成電路有限公司
• 主分類號: G01R19/00
• 分類號: G01R19/00
• 代理公司: 上海旭誠知識產權代理有限公司 31220
• 代理人: 鄭立

技術領域

本發明涉及一種測試電路，尤其涉及一種芯片內部節點電壓的測試電路。

背景技術

隨著集成電路的高速發展，功能越來越復雜，規模越來越大的模擬電路、數模混合電路被集成在同一顆芯片上。這種趨勢也伴隨著集成電路的測試越來越復雜，成為芯片測試的瓶頸。模擬電路的功能、性能指標的可測性以及測試時間(成本)越來越成為讓測試工程師頭疼的問題。對于模擬集成電路、數模混合電路的模擬部分，沒有統一的測試方法以達到最短的測試時間，缺乏有效的計算方式來達到測試覆蓋率。

對于小規模的模擬芯片，通常采用將需要測試的待測節點連接到芯片焊盤PAD上然后通過扎探針的方式來測試。這種測試方式的優點是設計、測試簡單，在電路設計上不需要額外的測試電路，對電路性能影響最小，在芯片測試上也比較簡單，只需要扎探針到每個測試焊盤。缺點有兩個：(1)當需要測試芯片內部很多節點的時候就相應地需要很多的測試焊盤。受到芯片面積、周長的限制，一顆芯片能夠容納的最多測試焊盤是有限的，有時候非常少，這通常叫Pad?Limit；(2)在機臺上測試一個PAD就需要扎一根探針，更多的PAD需要更多的探針，也就是更多的材料成本。

對于模擬電路的測試，更多的方式是電路設計人員專門設計額外的測試電路，對自己關心的節點，模塊設計專門的掃描路徑。這種方式，電路設計人員需要設計專門的時序掃描控制電路，專門的模擬總線，測試工程師需要設計專門的測試激勵源。這些往往都需要大量的設計、驗證工作，而且不像數字電路的DFT有很好的自動化流程。而且每一款芯片的測試需求都不同，不同的芯片需要不同的定制。這就造成了芯片設計周期的加長以及測試成本的上升。

發明內容

有鑒于現有技術的上述缺陷，本發明提供一種芯片內部節點電壓的測試電路，以解決現有技術中的對芯片內部節點電壓的測試方法不具備通用性、且耗時耗力的問題。

為實現上述目的，本發明提供了一種芯片內部節點電壓的測試電路，設置于芯片內部且用于測試芯片內部的2ⁿ個待測節點的節點電壓，n為正整數。芯片內部節點電壓的測試電路包括移位寄存器模塊、電壓選擇模塊、比較模塊、待測節點選擇模塊以及測試使能模塊。移位寄存器模塊的2ⁿ個輸出端輸出2ⁿ個移位時鐘信號。電壓選擇模塊的2ⁿ個輸入端連接于移位寄存器模塊的2ⁿ個輸出端，電壓選擇模塊接收2ⁿ個移位時鐘信號。電壓選擇模塊產生2ⁿ個參考電壓，電壓選擇模塊根據接收的2ⁿ個移位時鐘信號在第一輸出端輸出第一參考電壓，且在第二輸出端輸出第二參考電壓。比較模塊的第一輸入端連接于電壓選擇模塊的第一輸出端以接收所述第一參考電壓，比較模塊的第二輸入端連接于電壓選擇模塊的第二輸出端以接收所述第二參考電壓，比較模塊的第三輸入端接收激勵電壓。比較模塊根據接收的第一參考電壓、第二參考電壓以及激勵電壓輸出鎖存控制信號。待測節點選擇模塊的輸入端連接于移位寄存器模塊的2ⁿ個輸出端與比較模塊的輸出端，待測節點選擇模塊接收2ⁿ個移位時鐘信號與鎖存控制信號，待測節點選擇模塊根據接收的2ⁿ個與鎖存控制信號連接至待測節點的一個并且輸出被連接的待測節點的節點電壓。測試使能模塊包括測試使能單元。測試使能單元的輸出端連接于移位寄存器模塊、電壓選擇模塊、比較模塊以及待測節點選擇模塊使能端，測試使能單元接收激勵電壓并向移位寄存器模塊、電壓選擇模塊、比較模塊以及待測節點選擇模塊輸出使能信號。

在本發明的較佳實施方式中，測試使能模塊包括上電復位單元。上電復位單元連接于測試使能單元并能夠于上電時控制所述芯片初始化。

在本發明的較佳實施方式中，移位寄存器模塊包括時鐘產生單元與移位寄存器單元。時鐘產生單元產生時鐘信號。移位寄存器單元的輸入端連接于時鐘產生單元的輸出端。移位寄存器單元接收時鐘信號與幀頭信號，述移位寄存器單元的2ⁿ個輸出端輸出2ⁿ個移位時鐘信號。

在本發明的較佳實施方式中，移位寄存器單元包括依次串聯的2ⁿ個觸發器。各個觸發器的輸入端分別連接于時鐘產生單元的輸出端以分別接收時鐘信號。各個觸發器的輸出端分別輸出一個移位時鐘信號。