[發(fā)明專利]芯片內部節(jié)點電壓的測試電路

有效

• 申請?zhí)枺?/td>: 201410171081.1
• 申請日: 2014-04-25
• 公開（公告）號: CN103995169A
• 公開（公告）日: 2014-08-20
• 發(fā)明（設計）人: 莫太山;沈林峰;盧煒超;郭巖武
• 申請（專利權）人: 嘉興泰鼎光電集成電路有限公司
• 主分類號: G01R19/00
• 分類號: G01R19/00
• 代理公司: 上海旭誠知識產權代理有限公司 31220
• 代理人: 鄭立

1.一種芯片內部節(jié)點電壓的測試電路，設置于芯片內部且用于測試所述芯片內部的2ⁿ個待測節(jié)點的節(jié)點電壓，n為正整數，其特征在于，所述芯片內部節(jié)點電壓的測試電路包括：

移位寄存器模塊，所述移位寄存器模塊的2ⁿ個輸出端輸出2ⁿ個移位時鐘信號；

電壓選擇模塊，所述電壓選擇模塊的2ⁿ個輸入端連接于所述移位寄存器模塊的2ⁿ個輸出端，所述電壓選擇模塊接收所述2ⁿ個移位時鐘信號；所述電壓選擇模塊產生2ⁿ個參考電壓；所述電壓選擇模塊根據接收的所述2ⁿ個移位時鐘信號在第一輸出端輸出第一參考電壓，在第二輸出端輸出第二參考電壓；

比較模塊，所述比較模塊的第一輸入端連接于所述電壓選擇模塊的第一輸出端以接收所述第一參考電壓，所述比較模塊的第二輸入端連接于所述電壓選擇模塊的第二輸出端以接收所述第二參考電壓，所述比較模塊的第三輸入端接收激勵電壓；所述比較模塊根據接收的所述第一參考電壓、所述第二參考電壓及所述激勵電壓輸出鎖存控制信號；

待測節(jié)點選擇模塊，所述待測節(jié)點選擇模塊的輸入端連接于所述移位寄存器模塊的2ⁿ個輸出端與所述比較模塊的輸出端，所述待測節(jié)點選擇模塊接收所述2ⁿ個移位時鐘信號與所述鎖存控制信號，所述待測節(jié)點選擇模塊根據接收的所述2ⁿ個移位時鐘信號與所述鎖存控制信號連接至所述2ⁿ個待測節(jié)點中的一個并且輸出被連接的所述待測節(jié)點的節(jié)點電壓；以及

測試使能模塊，所述測試使能模塊包括測試使能單元，所述測試使能單元的輸出端連接于所述移位寄存器模塊、所述電壓選擇模塊、所述比較模塊以及所述待測節(jié)點選擇模塊的使能端，所述測試使能單元接收所述激勵電壓并向所述移位寄存器模塊、所述電壓選擇模塊、所述比較模塊以及所述待測節(jié)點選擇模塊輸出使能信號。

2.根據權利要求1所述的芯片內部節(jié)點電壓的測試電路，其特征在于，所述測試使能模塊還包括：上電復位單元，所述上電復位單元連接于所述測試使能單元并能夠于上電時控制所述芯片初始化。

3.根據權利要求1所述的芯片內部節(jié)點電壓的測試電路，其特征在于，所述移位寄存器模塊包括：

時鐘產生單元，所述時鐘產生單元產生時鐘信號；以及

移位寄存器單元，所述移位寄存器單元的輸入端連接于所述時鐘產生單元的輸出端，所述移位寄存器單元接收所述時鐘信號與幀頭信號，所述移位寄存器單元的2ⁿ個輸出端輸出所述2ⁿ個移位時鐘信號。

4.根據權利要求3所述的芯片內部節(jié)點電壓的測試電路，其特征在于，所述移位寄存器單元包括依次串聯的2ⁿ個觸發(fā)器，各個所述觸發(fā)器的輸入端分別連接于所述時鐘產生單元的輸出端以分別接收所述時鐘信號，各個所述觸發(fā)器的輸出端分別輸出一個所述移位時鐘信號。

5.根據權利要求1所述的芯片內部節(jié)點電壓的測試電路，其特征在于，所述電壓選擇模塊包括：

電壓產生單元，所述電壓產生單元產生2ⁿ個參考電壓；

第一選擇單元，所述第一選擇單元的個輸入端連接于所述電壓產生單元的2ⁿ個輸出端與所述移位寄存器模塊的2ⁿ個輸出端，所述第一選擇單元接收所述2ⁿ個參考電壓與所述2ⁿ個移位時鐘信號，所述第一選擇單元的輸出端作為所述電壓選擇模塊的第一輸出端以輸出所述第一參考電壓；以及

第二選擇單元，所述第二選擇單元的輸入端連接于所述電壓產生單元的2ⁿ個輸出端與所述移位寄存器模塊的2ⁿ個輸出端，所述第二選擇單元接收所述2ⁿ個參考電壓與所述2ⁿ個移位時鐘信號，所述第二選擇單元的輸出端作為所述電壓選擇模塊的第二輸出端以輸出所述第二參考電壓。