[發明專利]一種半導體器件

有效

• 申請號: 201410166713.5
• 申請日: 2014-04-24
• 公開（公告）號: CN105097014B
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 陳金明
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

本發明提供一種半導體器件，涉及半導體技術領域。本發明的半導體器件包括SRAM單元，在該SRAM單元中，第一上拉晶體管的用于連接電源電壓的源極與第二上拉晶體管的用于連接電源電壓的源極之間不存在電連接，或第一下拉晶體管的用于連接電源負極的源極與第二下拉晶體管的用于連接電源負極的源極之間不存在電連接，因而可以通過調節其各自的電源電壓或電源負極電壓的值，改善SRAM單元的可寫性與靜態噪聲余量，進而提高半導體器件的性能。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件，尤其涉及一種包括SRAM單元的半導體器件。

背景技術

在半導體技術領域中，靜態隨機存取存儲器(SRAM)因其優越的性能而具有廣闊的應用前景?，F有技術中的一種SRAM存儲單元的電路圖如圖1所示，包括位線(BL、BLB)、字線(WL)、上拉晶體管(PU-1、PU-2)、下拉晶體管(PD-1、PD-2)、傳輸門晶體管(PG-1、PG-2)。其中，PU-1與PD-1構成第一反相器，PU-2與PD-2構成第二反相器，第一反相器與第二反相器交叉耦合，并且，上拉晶體管 PU-1和PU-2的漏極相連并連接至共同的電源電壓VDD，下拉晶體管PD-1和PD-2的源極相連并連接至共同的電源負極VSS(通常為接地)。

在半導體領域中，可寫性(writability)和靜態噪聲余量(static noise margin；簡稱SNM)是評估SRAM的存儲單元性能的兩個重要參數。隨著半導體技術越來越快，SRAM單元的可寫性(writability)與靜態噪聲余量(SNM)之間的沖突變得越來越嚴重。為了從物理尺寸角度同時改善可寫性(writability)與寫噪聲余量(WNM)，SRAM 單元的面積將會被撐大。

在現有技術中，一種用于改善寫余量(write margin)或讀余量 (read margin)的方法是阱偏置技術(Well biasing technique)，如圖 2所示。其中，圖2A示意了P阱偏置技術(Pwell biasing technique)，圖2B示意了N阱偏置技術(Nwell biasing technique)，圖2C示意了智能阱偏置技術(smart well biasing technique)。然而，阱偏置技術對 SRAM單元的寫噪聲余量(WNM)的改善效果，往往并不理想。

在現有技術中，還可以采用降低的VDD(Collapsed VDD)、提升的VSS(boostedVSS)、以及抬升的字線電壓(boosted word line) 等技術來改善SRAM單元的可寫性，如圖3所示。其中，圖3A示意了降低的VDD(Collapsed VDD)技術，圖3B示意了提升的VSS (boostedVSS)技術，圖3C示意了抬升的字線電壓(boosted word line)技術。然而，這些技術對SRAM單元的寫噪聲余量(WNM) 的改善效果，往往也不是很理想。

因此，為解決上述技術問題，有必要提出一種新的技術方案，以改善SRAM單元的可寫性(writability)與寫噪聲余量(WNM)。

發明內容

針對現有技術的不足，本發明提供一種半導體器件結構，可以改善半導體器件中的SRAM單元的可寫性(writability)與寫噪聲余量 (WNM)。

本發明實施例一提供一種半導體器件，包括SRAM單元，其中所述SRAM單元包括由第一上拉晶體管與第一下拉晶體管構成的第一反相器以及由第二上拉晶體管與第二下拉晶體管構成的第二反相器，所述第一反相器與所述第二反相器交叉耦合；

其中，所述第一上拉晶體管的用于連接電源電壓的源極與所述第二上拉晶體管的用于連接電源電壓的源極之間不存在電連接，所述第一下拉晶體管的用于連接電源負極的源極與所述第二下拉晶體管的用于連接電源負極的源極形成電連接。