[發明專利]MVP處理器中有DMA參與的線程管理方法及裝置

有效

• 申請號: 201410166208.0
• 申請日: 2014-04-24
• 公開（公告）號: CN103955408B
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 丘正前;王世好;陳俊銳;李晶晶
• 申請（專利權）人: 深圳中微電科技有限公司
• 主分類號: G06F9/48
• 分類號: G06F9/48;G06F9/50
• 代理公司: 深圳市科吉華烽知識產權事務所(普通合伙) 44248
• 代理人: 劉顯揚

本發明涉及一種MVP處理器中有DMA參與的線程管理方法，包括如下步驟：將所述DMA虛擬通道與在該硬件內核上運行的軟件線程綁定；判斷是否進行DMA且軟件線程必須等待所述DMA數據返回，如是，執行下一步驟，否則，執行線程中的其他指令；使所述軟件內核除虛擬DMA通道外的其他部分進入休眠狀態，并釋放所述硬件內核；當所述DMA數據返回時，喚醒所述軟件線程，在其得到空閑的硬件內核后配置該軟件內核綁定的虛擬DMA通道到所述硬件內核。本發明還涉及一種實現上述方法的裝置。實施本發明的MVP處理器中有DMA參與的線程管理方法及裝置，具有以下有益效果：其硬件資源的使用效率較高。

技術領域

本發明涉及處理器領域，更具體地說，涉及一種MVP處理器中有DMA參與的線程管理方法及裝置。

背景技術

在處理器操作過程中，在大多數情況下，都會涉及DMA（Direct Memory Access，直接內存存取），其包括請求、響應、傳輸和結束等階段。DMA的作用是將數據由一個地址空間復制到另一個地址空間，例如，移動一個外部內存區塊到處理器內部更快的內存區。在傳統的DMA設計中，當軟件線程發起DMA操作后，該軟件線程可以執行其它的操作。這樣DMA數據傳輸和CPU指令可并行執行。但對于有DMA數據依賴的軟件線程來說，例如，該軟件線程的下一步動作是處理這些通過DMA傳輸的數據，發起DMA后需要等待DMA數據傳輸完成才能繼續下一步操作。這樣軟件線程不得不做些無用的操作(例如，執行nop指令)來等待DMA操作的結束。這種無用的等待操作造成硬件資源的浪費，影響軟件的運行效率。在傳統的處理器領域，該問題的解決由于處理器的內核（或硬件線程資源）的特性而較難，同時由于處理器的性能要求，對該問題的處理也不是非常迫切。一般依靠軟件程序員在程序開發過程中盡可能避免這種硬件資源浪費。但是對于MVP處理器（一種具有多個MVP(Multi thread VirtualPipeline)硬件內核的處理器）而言，由于其具有多個處理器硬件內核資源，且由于其設計目的就是要達到較高的性能。所以，解決上述問題不僅是可能的，也是必要的。

發明內容

本發明要解決的技術問題在于，針對現有技術的上述的在執行DMA時其軟件線程可能出現等待進而帶來硬件內核資源的浪費的缺陷，提供一種不會出現因執行DMA而造成硬件內核資源的浪費的MVP處理器中線程的管理方法及裝置。

本發明解決其技術問題所采用的技術方案是：構造一種MVP處理器中有DMA參與的線程管理方法，所述MVP處理器包括多個硬件內核，一個軟件線程在得到空閑的硬件內核并在其上運行時形成一個線程；一個線程配置有一個專用的虛擬DMA通道；所述線程的管理方法包括如下步驟：

A）將所述DMA虛擬通道與在該硬件內核上運行的軟件線程綁定；

B）判斷是否進行DMA且軟件線程必須等待所述DMA數據返回，如是，執行下一步驟，否則，執行線程中的其他指令；

C）使所述軟件內核除虛擬DMA通道外的其他部分進入休眠狀態，并釋放所述硬件內核；

D）當所述DMA數據返回時，喚醒所述軟件線程，在其得到空閑的硬件內核后配置該軟件內核綁定的虛擬DMA通道到所述硬件內核，形成線程并運行。

更進一步地，所述步驟C）中進一步包括：

C1）標記所述硬件內核的狀態為空閑，使其進入處理器的空閑硬件內核等待隊列，并由處理器的硬件線程控制器控制；

C2）標記所述硬件線程原先配置的虛擬DMA通道為忙碌，使所述處理器硬件線程管理器在為其分配軟件線程時重新配置新的虛擬DMA通道。

更進一步地，所述處理器硬件線程控制器在分配空閑的硬件內核時優先分配其虛擬DMA通道空閑的硬件內核。

更進一步地，所述硬件內核通過與所述硬件線程控制器連接的寄存器標志位表示該硬件內核本身及其原先配置的虛擬DMA通道是否空閑。