[發(fā)明專利]MVP處理器中有DMA參與的線程管理方法及裝置

有效

• 申請?zhí)枺?/td>: 201410166208.0
• 申請日: 2014-04-24
• 公開（公告）號: CN103955408B
• 公開（公告）日: 2018-11-16
• 發(fā)明（設(shè)計）人: 丘正前;王世好;陳俊銳;李晶晶
• 申請（專利權(quán)）人: 深圳中微電科技有限公司
• 主分類號: G06F9/48
• 分類號: G06F9/48;G06F9/50
• 代理公司: 深圳市科吉華烽知識產(chǎn)權(quán)事務(wù)所(普通合伙) 44248
• 代理人: 劉顯揚

1.一種MVP處理器中有DMA參與的線程管理方法，其特征在于，所述MVP處理器包括多個硬件內(nèi)核，一個軟件線程在得到空閑的硬件內(nèi)核并在其上運行時形成一個線程；一個線程配置有一個專用的虛擬DMA通道；所述有DMA參與的線程管理方法包括如下步驟：

A)將所述虛擬DMA通道與在該硬件內(nèi)核上運行的軟件線程綁定；所述綁定包括在所述軟件線程運行時，所述軟件線程、硬件內(nèi)核和虛擬DMA通道能夠操作的存儲區(qū)域是一致的；

B)判斷是否進(jìn)行DMA且軟件線程必須等待DMA數(shù)據(jù)返回，如是，執(zhí)行下一步驟，否則，執(zhí)行線程中的其他指令，即由于判斷該指令與DMA無關(guān)，所以按照流水線處理該與DMA無關(guān)的指令；

C)使所述軟件線程除虛擬DMA通道外的其他部分進(jìn)入休眠狀態(tài)，并釋放所述硬件內(nèi)核；

D)當(dāng)所述DMA數(shù)據(jù)返回時，喚醒所述軟件線程，在其得到空閑的硬件內(nèi)核后重新配置虛擬DMA通道或配置該軟件線程綁定的虛擬DMA通道到所述硬件內(nèi)核，形成線程并運行；

所述步驟C)中進(jìn)一步包括：

C1)標(biāo)記所述硬件內(nèi)核的狀態(tài)為空閑，使其進(jìn)入處理器的空閑硬件內(nèi)核等待隊列，并由處理器的硬件線程控制器控制；

C2)標(biāo)記所述硬件線程原先配置的虛擬DMA通道為忙碌，使所述處理器的硬件線程控制器在為其分配軟件線程時重新配置新的虛擬DMA通道；

所述處理器的硬件線程控制器通過讀取來自所述硬件內(nèi)核的寄存器標(biāo)志位判斷該硬件內(nèi)核本身及其原先配置的虛擬DMA通道是否空閑；所述步驟D)中，所述處理器的硬件線程控制器將所述硬件內(nèi)核的存儲區(qū)域或所述硬件內(nèi)核的存儲區(qū)域及原先配置的虛擬DMA通道配置為所述軟件線程的存儲區(qū)域。

2.根據(jù)權(quán)利要求1所述的MVP處理器中有DMA參與的線程管理方法，其特征在于，所述處理器的硬件線程控制器在分配空閑的硬件內(nèi)核時優(yōu)先分配其虛擬DMA通道空閑的硬件內(nèi)核。

3.根據(jù)權(quán)利要求2所述的MVP處理器中有DMA參與的線程管理方法，其特征在于，所述DMA數(shù)據(jù)返回時，通過設(shè)置設(shè)定的寄存器標(biāo)志位通知所述處理器的硬件線程控制器。

4.一種MVP處理器中有DMA參與的線程管理裝置，其特征在于，所述MVP處理器包括多個硬件內(nèi)核，一個軟件線程在得到空閑的硬件內(nèi)核并在其上運行時形成一個線程；一個線程配置有一個專用的虛擬DMA通道；所述線程的管理裝置包括：

軟件線程綁定單元：用于將所述虛擬DMA通道與在該硬件內(nèi)核上運行的軟件線程綁定；所述綁定包括在所述軟件線程運行時，所述軟件線程、硬件內(nèi)核和虛擬DMA通道能夠操作的存儲區(qū)域是一致的；

DMA判斷單元：用于判斷是否進(jìn)行DMA且軟件線程必須等待DMA數(shù)據(jù)返回，如是，調(diào)用軟件線程休眠單元；

軟件線程休眠單元：用于使所述軟件線程除虛擬DMA通道外的其他部分進(jìn)入休眠狀態(tài)，并釋放所述硬件內(nèi)核；

軟件線程喚醒單元：用于當(dāng)DMA數(shù)據(jù)返回時，喚醒所述軟件線程，在其得到空閑的硬件內(nèi)核后配置該軟件線程綁定的虛擬DMA通道到所述硬件內(nèi)核，形成線程并運行；

所述軟件線程休眠單元中進(jìn)一步包括：

硬件內(nèi)核標(biāo)記模塊：用于標(biāo)記所述硬件內(nèi)核的狀態(tài)為空閑，使其進(jìn)入處理器的空閑硬件內(nèi)核等待隊列，并由處理器的硬件線程控制器控制；

DMA通道標(biāo)記模塊：用于標(biāo)記所述硬件線程原先配置的虛擬DMA通道為忙碌，使所述處理器的硬件線程控制器在為其分配軟件線程時重新配置新的虛擬DMA通道；

所述硬件內(nèi)核標(biāo)記模塊和所述DMA通道標(biāo)記模塊分別通過設(shè)置與所述處理器的硬件線程控制器連接的寄存器標(biāo)志位表示該硬件內(nèi)核本身及其原先配置的虛擬DMA通道是否空閑。

5.根據(jù)權(quán)利要求4所述的裝置，其特征在于，所述處理器的硬件線程控制器在分配空閑的硬件內(nèi)核時優(yōu)先分配其原先配置的虛擬DMA通道空閑的硬件內(nèi)核。

6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述軟件線程喚醒單元通過設(shè)置設(shè)定的寄存器標(biāo)志位通知所述處理器的硬件線程控制器DMA數(shù)據(jù)已返回。