[發明專利]半導體器件

有效

• 申請號: 201410165518.0
• 申請日: 2014-04-23
• 公開（公告）號: CN104425005B
• 公開（公告）日: 2019-02-01
• 發明（設計）人: 具岐峰;李惠英;玉成華;劉洗珍
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;毋二省

一種半導體器件，包括：數據總線轉位DBI判定單元，適用于基于讀取數據來判斷是否執行DBI操作模式，并且產生與判定的結果相對應的DBI判定信號；輸出控制單元，適用于在DBI操作模式中產生布置控制信號，用于判定的時間的延遲量被反映在所述布置控制信號中；數據同步單元，適用于：在DBI操作模式中，將讀取數據與布置控制信號同步，并且輸出同步的讀取數據和同步的讀取數據的反相信號；以及數據輸出單元，適用于：在DBI操作模式中，響應于DBI判定信號、布置控制信號和輸出控制信號而選擇性地將同步的讀取數據和同步的讀取數據的反相信號輸出至外部。

相關申請的交叉引用

本申請要求2013年9月9日提交的申請號為10-2013-0107847的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施例涉及一種半導體設計技術，更具體而言，涉及一種用于支持數據總線反相操作模式的半導體器件。

背景技術

包括動態隨機存取存儲器(DRAM)的半導體器件可以支持數據總線反相(DBI)操作模式，以減少在數據傳輸中產生的電流消耗。

例如，在DBI操作模式中，當數據中具有邏輯低電平的比特數目大于具有邏輯高電平的比特數目時，半導體器件將數據反相并且傳送。這是因為在用于數據傳輸的傳輸線被端接至源電壓VDDQ時，用于傳輸具有邏輯低電平的比特的電流消耗量大于用于傳輸具有邏輯高電平的比特的電流消耗量。

數據反相使得在數據經由傳輸線傳送時具有邏輯低電平的比特數目小于數據的總比特數目的一半。

半導體器件可以適用于將命令和數據延遲在判定DBI時引起的延遲時間。命令和數據的這種延遲通過補償在DBI操作模式中的數據傳輸時序來保證半導體器件的操作可靠性。

發明內容

本發明的各種實施例涉及一種可以將用于支持DBI操作模式的電路區域和電流消耗最小化的半導體器件。

根據本發明的一個實施例，一種半導體器件可以包括：數據總線轉位(DBI)判定單元，適用于基于讀取數據來判斷是否執行DBI操作模式，并且產生與判定的結果相對應的DBI判定信號；輸出控制單元，適用于在DBI操作模式中產生布置控制信號(arrangementcontrol signal)，用于判定的時間的延遲量被反映在所述布置控制信號中；數據同步單元，適用于：在DBI操作模式中將讀取數據與布置控制信號同步，并且輸出同步的讀取數據和同步的讀取數據的反相信號；以及數據輸出單元，適用于：在DBI操作模式中，響應于DBI判定信號、布置控制信號和輸出控制信號而選擇性地將同步的讀取數據和同步的讀取數據的反相信號輸出。

根據本發明的一個實施例，一種半導體器件可以包括：命令控制單元，適用于基于讀取命令來產生第一布置控制信號和輸出控制信號；數據總線轉位(DBI)判定單元，適用于：基于第一讀取數據來判斷是否執行DBI操作模式，并且產生與判定的結果相對應的DBI判定信號；DBI復制延遲單元，適用于通過將第一布置控制信號延遲用于判定的時間的量來產生第二布置控制信號；命令選擇單元，適用于：響應于DBI模式信號而選擇第一布置控制信號和第二布置控制信號中的一個，并且將選中的一個信號作為第三布置控制信號輸出；數據同步單元，適用于：響應于DBI模式信號而將第一讀取數據與第二布置控制信號同步，并且將同步的數據作為第二讀取數據和反相的第二讀取數據輸出；數據選擇單元，適用于：響應于DBI判定信號和DBI模式信號而選擇性地將第一讀取數據、第二讀取數據和反相的第二讀取數據中的一個輸出；以及數據布置單元，適用于：響應于第三布置控制信號而布置從數據選擇單元中輸出的選中的讀取數據，并且響應于輸出控制信號而將布置的讀取數據輸出至外部。