[發(fā)明專利]半導體器件

有效

• 申請?zhí)枺?/td>: 201410165518.0
• 申請日: 2014-04-23
• 公開（公告）號: CN104425005B
• 公開（公告）日: 2019-02-01
• 發(fā)明（設計）人: 具岐峰;李惠英;玉成華;劉洗珍
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;毋二省

1.一種半導體器件，包括：

數據總線轉位DBI判定單元，適用于基于讀取數據來判斷是否執(zhí)行DBI操作模式，并且產生與判定的結果相對應的DBI判定信號；

輸出控制單元，適用于在DBI操作模式中產生布置控制信號，用于所述判定的時間的延遲量被反映在所述布置控制信號中；

數據同步單元，適用于：在所述DBI操作模式中，將所述讀取數據與所述布置控制信號同步，并且輸出同步的讀取數據和所述同步的讀取數據的反相信號；以及

數據輸出單元，適用于：在所述DBI操作模式中，響應于所述DBI判定信號、所述布置控制信號和輸出控制信號而選擇性地將所述同步的讀取數據和所述同步的讀取數據的反相信號輸出至外部。

2.如權利要求1所述的半導體器件，其中，所述數據同步單元包括：

數據鎖存單元，適用于：在所述DBI操作模式中，響應于所述布置控制信號而鎖存所述讀取數據，并且將所述同步的讀取數據和所述同步的讀取數據的反相信號輸出。

3.如權利要求1所述的半導體器件，還包括命令控制單元，所述命令控制單元適用于基于讀取命令和時鐘來產生預布置控制信號和所述輸出控制信號。

4.如權利要求3所述的半導體器件，其中，所述數據同步單元包括數據鎖存單元，數據鎖存單元適用于：在所述DBI操作模式中，響應于所述布置控制信號而鎖存所述讀取數據，并且將所述同步的讀取數據和所述同步的讀取數據的反相信號輸出，

其中，所述數據鎖存單元包括：

DBI復制延遲單元，適用于：在所述DBI操作模式中，通過將所述預布置控制信號延遲用于所述判定的時間的所述延遲量來產生所述布置控制信號。

5.如權利要求2所述的半導體器件，其中，所述數據鎖存單元包括：

傳輸門，適用于響應于所述布置控制信號而傳送所述讀取數據；以及

反相器鎖存器，適用于：鎖存?zhèn)魉偷淖x取數據，并且將鎖存的讀取數據作為所述同步的讀取數據來輸出。

6.一種半導體器件，包括：

命令控制單元，適用于基于讀取命令來產生第一布置控制信號和輸出控制信號；

數據總線轉位DBI判定單元，適用于：基于第一讀取數據來判斷是否執(zhí)行DBI操作模式，并且產生與判定的結果相對應的DBI判定信號；

DBI復制延遲單元，適用于通過將所述第一布置控制信號延遲用于所述判定的時間的量來產生第二布置控制信號；

命令選擇單元，適用于：響應于DBI模式信號而選擇所述第一布置控制信號和所述第二布置控制信號中的一個，并且將選中的一個作為第三布置控制信號輸出；

數據同步單元，適用于：響應于所述DBI模式信號而將所述第一讀取數據與所述第二布置控制信號同步，并且將同步的數據作為第二讀取數據和反相的第二讀取數據輸出；

數據選擇單元，適用于：響應于所述DBI判定信號和所述DBI模式信號而選擇性地將所述第一讀取數據、所述第二讀取數據和所述反相的第二讀取數據中的一個輸出；以及

數據布置單元，適用于：響應于所述第三布置控制信號而布置從所述數據選擇單元輸出的選中的讀取數據，并且響應于所述輸出控制信號而將布置的讀取數據輸出至外部。

7.如權利要求6所述的半導體器件，其中，所述數據同步單元包括：

輸入單元，適用于響應于所述DBI模式信號而選擇性地傳送所述第一讀取數據；以及

數據鎖存單元，適用于：響應于所述第二布置控制信號而鎖存所述輸入單元的輸出信號，并且將鎖存的信號作為所述第二讀取數據和所述反相的第二讀取數據輸出。

8.如權利要求7所述的半導體器件，其中，所述數據鎖存單元包括：

傳輸門，適用于響應于所述布置控制信號而傳送所述輸入單元的所述輸出信號；以及

反相器鎖存器，適用于：鎖存?zhèn)魉偷男盘枺⑶覍㈡i存的信號作為所述第二讀取數據輸出。