[發明專利]改善層間介質層研磨返工工藝的方法無效
| 申請號: | 201410163486.0 | 申請日: | 2014-04-22 |
| 公開(公告)號: | CN103972048A | 公開(公告)日: | 2014-08-06 |
| 發明(設計)人: | 徐瑩;羅飛;周維 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/02 | 分類號: | H01L21/02 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 王宏婧 |
| 地址: | 201203 上海市*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 改善 介質 研磨 返工 工藝 方法 | ||
技術領域
本發明涉及半導體技術領域,尤其涉及用于一種改善層間介質層研磨返工工藝的方法。
背景技術
化學機械研磨工藝(Chemical Mechanical Planarization,CMP)是一種全局表面平坦化工藝,在半導體器件制造過程中用于減少半導體襯底上的膜層厚度的變化和表面形貌的影響。由于CMP工藝可以精確并且準確地把位于半導體襯底上的膜層研磨成為需要的厚度和平坦度,已經成為半導體器件制作過程中廣泛使用的平坦化技術。
對于確定的材料研磨至一定的厚度是簡單,比如對于金屬層(鎢)的研磨,由于金屬層(鎢)與其下方的層間介質層具有不同的研磨速率,化學機械研磨會在研磨至層間介質層時停止,即層間介質層此時作為鎢研磨的研磨終止層。但是,對于沒有研磨終止層的化學機械研磨工藝,卻難以控制研磨量,容易造成過量研磨或者研磨不足。
請參考圖1所示的現有技術的待研磨的半導體襯底結構示意圖。半導體襯底10上形成有層間介質層20,所述層間介質層20具有第一厚度。需要利用化學機械研磨工藝將層間介質層20研磨至預定厚度,由于對層間介質層20的研磨缺少研磨停止層,現有技術通常的做法是,基于所述層間介質層20的厚度與層間介質層20的預定厚度之間的差值,確定研磨量,根據所述研磨量和化學機械研磨的研磨速率,來計算研磨時間。由于所述層間介質層20的測量存在誤差,所述研磨速率的計算存在誤差,最終計算的研磨時間與實際需要的研磨時間也存在誤差。當研磨時間過短時,會導致研磨量不足,需要返工進行重新研磨。而當研磨量過大時,則會造成層間介質層20的厚度過于薄,需要在研磨后的層間介質層上沉積補償膜層,該補償膜層用以補償過量研磨造成的層間介質層實際厚度與目標厚度之間的厚度差。用于補償膜層沉積的工藝通常為等離子增強化學氣相沉積工藝,該工藝過程中的高能離子會對下方的層間介質層造成電學性能損傷,最終會導致器件的性能漂移,尤其是對于P型半導體器件的性能影響最大。
因此,需要對層間介質層的研磨后的返工工藝進行改進,以減少對下方的層間介質層的電學性能損傷。
發明內容
本發明解決的問題是提供一種改善層間介質層返工工藝的方法,減少了對下放的層間介質層的電學性能損傷,減少了器件的性能漂移,提升了P型半導體器件的性能。
為解決上述問題,本發明提供一種改善層間介質層研磨后返工工藝的方法,用于對層間介質層研磨后的半導體襯底進行返工,所述層間介質層被過量研磨,所述層間介質層具有目標厚度,所述方法包括:
測量所述層間介質層的實際厚度;
根據所述層間介質層的實際厚度與所述層間介質層的目標厚度的差異,獲得補償膜層的厚度,所述補償膜層用于覆蓋所述層間介質層的表面;
獲得覆蓋膜層的目標厚度,所述覆蓋膜用于覆蓋所述補償膜層的表面;
根據所述補償膜層與所述覆蓋膜層的厚度之和,進行一次沉積工藝,形成所述補償膜層和覆蓋膜層。
可選地,所述一次沉積工藝為等離子增強化學氣相沉積工藝。
與現有技術相比,本發明具有以下優點:
本發明在需要對層間介質層由于過度研磨引起的返工工藝時,將補償膜層的沉積工藝與后續的覆蓋膜層的沉積工藝合并在一次沉積工藝中進行,減少了等離子體增強化學氣相沉積工藝給下方的層間介質層帶來的損傷,減少了研磨誤差帶來的器件性能漂移。
附圖說明
圖1是現有技術的待研磨半導體結構的示意圖;
圖2是本發明一個實施例的改善層間介質層研磨返工工藝的方法的流程示意圖;
圖3-圖4是本發明一個實施例的改善層間介質層研磨返工工藝的制作方法剖面結構示意圖;
圖5是利用現有技術的返工工藝、常規工藝、利用本發明的返工工藝這三種方法制作的器件的電學參數數據。
具體實施方式
現有技術中,當對層間介質層的研磨量過大時,需要對層間介質層進行返工,在其上方沉積補償膜層,以補償過量研磨造成的層間介質層的厚度差。用于所述補償膜層通常利用等離子增強化學氣相沉積工藝進行,但是該工藝過程中的高能離子會對下方的層間介質層造成電學性能損傷,最終會導致器件的性能漂移,尤其是對于P型半導體器件的性能影響最大。
發明人還發現在層間介質層研磨結束后,還會進行覆蓋膜層的沉積,目的是在層間介質層上形成覆蓋膜層,所述覆蓋膜層用于提高整個半導體襯底表面的平坦程度。該覆蓋膜層也是利用等離子增強化學氣相沉積工藝進行。該覆蓋膜層的沉積也會給下方的層間介質層的電學性能帶來損傷。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410163486.0/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





