[發(fā)明專利]一種降低在線WAT測(cè)試對(duì)銅互連可靠性影響的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410163450.2
• 申請(qǐng)日: 2014-04-22
• 公開(kāi)（公告）號(hào): CN103972160B
• 公開(kāi)（公告）日: 2017-01-18
• 發(fā)明（設(shè)計(jì)）人: 張磊;姬峰;胡友存;陳玉文;李磊
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768;H01L21/66
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)31237
• 代理人: 王宏婧

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種降低在線WAT測(cè)試對(duì)銅互連可靠性影響的方法。

背景技術(shù)

晶圓允收測(cè)試(Wafer Acceptance Test,WAT)是指半導(dǎo)體晶圓在完成所有制程工藝之后，針對(duì)晶圓上的測(cè)試結(jié)構(gòu)所進(jìn)行電性測(cè)試。通過(guò)對(duì)WAT數(shù)據(jù)的分析，能有效監(jiān)測(cè)半導(dǎo)體制程工藝中的問(wèn)題，有助于制程工藝的調(diào)整與優(yōu)化。隨著集成電路中半導(dǎo)體關(guān)鍵尺寸的逐漸縮小，其集成度不斷提高，整體制程工藝也逐漸復(fù)雜。例如，45nm技術(shù)邏輯產(chǎn)品的總制程工藝步驟數(shù)目達(dá)到1000以上，需要形成高達(dá)12層金屬互連層。若在完成所有制程工藝之后再進(jìn)行WAT測(cè)試，部分制程工藝中的缺陷可能無(wú)法及時(shí)被發(fā)現(xiàn)并予以改進(jìn)。因此，在后段銅互連制程過(guò)程中，對(duì)已獲得部分銅互連結(jié)構(gòu)層的硅片進(jìn)行在線WAT(Inline WAT)測(cè)試便具有較好的時(shí)效性。

現(xiàn)有Inline WAT測(cè)試一般在金屬化學(xué)機(jī)械平坦化之后而在銅介質(zhì)阻擋層淀積之前執(zhí)行。Inline WAT測(cè)試將額外增加銅和介電材料表面在空氣中暴露的時(shí)間。如果銅表面暴露在空氣中時(shí)間過(guò)長(zhǎng)，其表面會(huì)被氧化而生成氧化銅。過(guò)多的氧化銅會(huì)顯著降低后續(xù)淀積工藝中銅與其它介質(zhì)層之間的界面粘附性，從而誘發(fā)銅互連結(jié)構(gòu)的電遷移(Electro-Migration，EM)和應(yīng)力(Stress-Migration，SM)遷移失效，導(dǎo)致器件可靠性的降低。同時(shí)，采用化學(xué)氣相沉積等方法獲得的介電材料由于長(zhǎng)時(shí)間的暴露，表面也會(huì)大量吸收空氣中的水分和雜質(zhì)基團(tuán)，造成其介電常數(shù)的變化，顯著影響器件的電學(xué)穩(wěn)定與可靠性。

目前業(yè)界主要采用還原性等離子體直接對(duì)金屬銅和介電材料表面進(jìn)行處理，以去除其表面生成的氧化物和殘留的雜質(zhì)，從而改善其與后續(xù)薄膜的界面結(jié)合狀態(tài)。如中國(guó)專利(申請(qǐng)?zhí)?201110150700.5，一種提高銅互連可靠性的表面處理方法)公布的方法，通過(guò)采用特定配比的氫氣和甲烷等還原性混合氣體，在遠(yuǎn)端產(chǎn)生等離子體后，傳輸?shù)姐~互連結(jié)構(gòu)的表面對(duì)其進(jìn)行預(yù)處理。又如中國(guó)專利(專利號(hào):02145828.6，低介電常數(shù)材料的表面處理方法)通過(guò)實(shí)施氫等離子體表面處理程序，去除介電層與銅金屬層表面的氧化物。

然而，普通還原性等離子體對(duì)金屬銅和介電材料表面氧化物的預(yù)處理其能力是有限的，如果銅和介電材料表面在空氣中的暴露時(shí)間過(guò)長(zhǎng)，氧化層厚度較大，其預(yù)處理效果則不明顯。另外，目前普遍采用的低介電常數(shù)(Low-k)絕緣介質(zhì)材料一般為摻雜的多孔氧化硅。隨著介電常數(shù)要求的不斷降低，介電材料的孔隙率和摻雜量不斷提高，其結(jié)構(gòu)變得越來(lái)越疏松。常規(guī)的氧化層等離子體修復(fù)處理過(guò)程中，介電材料將受到等離子中高能離子與基團(tuán)直接物理濺射，因而更容易受到的損傷而使介電常數(shù)升高。

綜上所述，單一的等離子體表面處理工藝并不能有效修復(fù)金屬表面的厚氧化層，同時(shí)其不可避免的會(huì)對(duì)介電材料產(chǎn)生一定的損傷。因此，目前亟需開(kāi)發(fā)能有效降低在線WAT測(cè)試對(duì)銅互連可靠性影響的新工藝方法，以合理擴(kuò)大在線WAT測(cè)試的工藝窗口。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種降低在線WAT測(cè)試對(duì)銅互連可靠性影響的方法，能夠有效修復(fù)銅互連層表面的厚氧化層，同時(shí)避免對(duì)介電材料產(chǎn)生的損傷。

為解決上述問(wèn)題，本發(fā)明提出一種降低在線WAT測(cè)試對(duì)銅互連可靠性影響的方法，包括以下步驟：

S1，提供一半導(dǎo)體基底，在所述半導(dǎo)體基底上形成至少一層包含測(cè)試元件(Test key)的待測(cè)試銅互連結(jié)構(gòu)；

S2，在所述待測(cè)試銅互連結(jié)構(gòu)表面預(yù)淀積一層介質(zhì)阻擋層，獲得待測(cè)晶圓；

S3，將測(cè)試探針穿透介質(zhì)阻擋層并與所述測(cè)試元件的銅表面保持接觸，對(duì)所述待測(cè)晶圓執(zhí)行在線WAT測(cè)試；

S4，使用還原性等離子體氣體對(duì)測(cè)試后的介質(zhì)阻擋層和少部分與測(cè)試探針接觸而暴露的銅進(jìn)行表面活化與還原處理；

S5，繼續(xù)淀積介質(zhì)阻擋層至預(yù)定厚度。

進(jìn)一步的，所述步驟S1中，在所述半導(dǎo)體基底上形成至少一層包含測(cè)試元件(Test key)的待測(cè)試銅互連結(jié)構(gòu)的過(guò)程包括：

在所述半導(dǎo)體基底上依次淀積第一介質(zhì)阻擋層和第一介電層；

采用大馬士革刻蝕工藝刻蝕所述第一介電層以形成銅互連線溝槽；

在所述銅互連線溝槽和剩余的第一介電層的表面淀積金屬阻擋層；

在所述銅互連線溝槽中電鍍填充金屬銅，化學(xué)機(jī)械平坦化以形成第一銅互連層；

在所述第一銅互連層上繼續(xù)淀積第二介質(zhì)阻擋層和第二介電層，采用雙大馬士革工藝形成后續(xù)的銅互連層，以獲得至少一層包含測(cè)試元件(Test key)的待測(cè)試銅互連結(jié)構(gòu)。