[發明專利]一種降低在線WAT測試對銅互連可靠性影響的方法

有效

• 申請號: 201410163450.2
• 申請日: 2014-04-22
• 公開（公告）號: CN103972160B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 張磊;姬峰;胡友存;陳玉文;李磊
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/66
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 王宏婧

1.一種降低在線WAT測試對銅互連可靠性影響的方法，其特征在于：包括以下步驟：

S1，提供一半導體基底，在所述半導體基底上形成至少一層包含測試元件的待測試銅互連結構；

S2，在所述待測試銅互連結構表面預淀積一層介質阻擋層，獲得待測晶圓；

S3，將測試探針穿透介質阻擋層并與所述測試元件的銅表面保持接觸，對所述待測晶圓執行在線WAT測試；

S4，使用還原性等離子體氣體對測試后的介質阻擋層和少部分與測試探針接觸而暴露的銅進行表面活化與還原處理；

S5，繼續淀積介質阻擋層至預定厚度。

2.如權利要求1所述的方法，其特征在于，所述步驟S1中，在所述半導體基底上形成至少一層包含測試元件的待測試銅互連結構的過程包括：

在所述半導體基底上依次淀積第一介質阻擋層和第一介電層；

采用大馬士革刻蝕工藝刻蝕所述第一介電層以形成銅互連線溝槽；

在所述銅互連線溝槽和剩余的第一介電層的表面淀積金屬阻擋層；

在所述銅互連線溝槽中電鍍填充金屬銅，化學機械平坦化以形成第一銅互連層；

在所述第一銅互連層上繼續淀積第二介質阻擋層和第二介電層，采用雙大馬士革工藝形成后續的銅互連層，以獲得至少一層包含測試元件的待測試銅互連結構。

3.如權利要求1所述的方法，其特征在于，所述步驟S2中，在所述待測試銅互連結構表面預沉積的介質阻擋層為氮化物和碳化物阻擋層。

4.如權利要求1所述的方法，其特征在于，所述步驟S2中，所述介質阻擋層的厚度為80～160

5.如權利要求1所述的方法，其特征在于，所述步驟S2中，在所述待測試銅互連結構表面采用化學汽相淀積工藝或原子層淀積工藝來預沉積介質阻擋層。

6.如權利要求1所述的方法，其特征在于，所述步驟S4中，所述還原性等離子體氣體包括氫氣和碳氫化合物氣體。

7.如權利要求1所述的方法，其特征在于，所述步驟S4中，所述還原性等離子體氣體為非平衡態等離子體，由13.56MHz的高頻射頻源激勵產生。

8.如權利要求1所述的方法，其特征在于，所述步驟S4中，所述表面活化與還原處理的反應參數包括：高頻射頻源的工作功率范圍為400W～800W；反應腔的真空度為0.1Torr～1Torr；處理溫度范圍為350℃～400℃，處理時間為15s～30s。

9.如權利要求1所述的方法，其特征在于，所述步驟S5中，所述預定厚度范圍為500～700

10.如權利要求1至9中任一項所述的方法，其特征在于，所述步驟S1中，所述半導體基底中形成有前端器件以及前端互連結構。