[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201410163096.3
• 申請日: 2014-04-22
• 公開（公告）號: CN105097683B
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 韋慶松;于書坤;涂火金
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

本發明提供一種半導體器件的制造方法，涉及半導體技術領域。本發明的半導體器件的制造方法，通過采用SiCoNi刻蝕去除位于半導體襯底表面的自然氧化硅層，可以減輕刻蝕負載效應，保證形成的鍺硅層的尺寸和形貌基本相同，因此可以提高半導體器件的良率。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。

背景技術

在半導體技術領域中，對于先進的半導體技術，應力工程成為器件性能提升的最重要的因素之一。對于PMOS而言，鍺硅(SiGe)可以通過向溝道施加壓應力改善載流子遷移率。除了鍺硅的生長之外，用于容置鍺硅的溝槽的形貌對于應力工程至關重要。

鍺硅沉積是一種選擇性生長，僅生長在硅(Si)材料上。為了避免鍺硅在NMOS上的生長，需要在NMOS區域形成鍺硅遮蔽層。氮化硅(SiN)和氧化硅(SiO₂)均可以被用作遮蔽層；由于在鍺硅的濕法工藝中氧化硅很容易被去除并且不穩定，通常主要采用氮化硅(單純采用氮化硅，或同時采用氧化硅和氮化硅)作為遮蔽層。在高k金屬柵極技術中，考慮氧擴散和非正常鍺硅的影響，傾向于單純采用氮化硅(SiN)作為遮蔽層。但是，氧化物層和氮化硅層共同作為鍺硅遮蔽層的方案被廣泛應用于多晶硅柵極技術中，尤其是在中間鍺硅方案(在對NMOS進行LDD處理之前、對PMOS進行LDD處理之后形成鍺硅)中。在氮化硅之下的氧化物薄膜可以在鍺硅遮蔽層中的氮化硅被去除的過程中保護柵極偏移側壁(材料通常為SiN)。在傳統的半導體器件的制造方法中，形成用于容置嵌入式鍺硅層的溝槽包括3個步驟：步驟1、氮化硅層刻蝕(形成鍺硅的側壁)；步驟2、氧化物層刻蝕(刻斷氧化物層)；步驟3、對半導體襯底的刻蝕(形成溝槽)。濕法刻蝕與干法刻蝕都可以用于第2步中用于刻蝕氧化物層，然而，有時在不同環境(有源區/淺溝槽隔離的尺寸、有源區的密度等)下對氧化物層的刻蝕量是不同的。而這將產生3個問題：第一、鍺硅遮蔽層中的氧化物層的刻蝕負載效應(loading effect；指在刻蝕時，出現的被蝕刻材質中密度較大者或柵極間距開口較小的區域的蝕刻速率比密度較小者或柵極間距開口較大的區域慢的現象)，它會引發鍺硅溝槽的負載效應；第二、淺溝槽隔離(STI)損耗的負載效應，其會影響后續工藝(例如TiN流失)；第三、更多的淺溝槽隔離(STI)損耗，其會影響后續工藝(例如TiN流失)。一旦鍺硅遮蔽層中氧化物層的刻蝕負載效應存在，鍺硅溝槽在氧化物刻蝕快的區域會比較深，因而溝槽的形貌在不同區域是不同的。而不同的溝槽形貌將導致應力的不同，進而導致PMOS器件的性能不同，這將造成半導體器件的良率下降。

下面，結合一種半導體器件的制造方法，具體介紹現有技術中存在的上述問題。如圖1A至1H所示，現有技術中的半導體器件的制造方法包括如下步驟：

步驟E1：提供半導體襯底100，在半導體襯底100的NMOS區和PMOS區分別形成柵極101和位于柵極101之上的柵極硬掩膜102，如圖1A所示。

其中，在半導體襯底100上，還可以包括淺溝槽隔離1001以及阱區等。

在本步驟中，還可以在形成柵極硬掩膜102之后，形成位于柵極101兩側的間隙壁，并對PMOS區進行LDD處理。

步驟E2：在半導體襯底100上形成覆蓋NMOS區和PMOS區的包括第一遮蔽材料層1030以及位于第一遮蔽材料層1030之上的第二遮蔽材料層1040的遮蔽材料層，其中，第一遮蔽材料層1030的材料為氧化物(即，氧化硅)，第二遮蔽材料層1040的材料為氮化硅(SiN)；形成覆蓋NMOS區的光刻膠層300，如圖1B所示。

步驟E3：對第二遮蔽材料層1040進行干法刻蝕以形成位于PMOS兩側的第二鍺硅臨時側壁1041以及覆蓋NMOS的第二鍺硅遮蔽層104，如圖1C所示。

在本步驟中，第一遮蔽材料層1030也會同時被刻蝕，形成位于NMOS區的第一鍺硅遮蔽層103、位于PMOS兩側的第一鍺硅臨時側壁1031以及位于PMOS區的半導體襯底上的第一遮蔽材料層殘留1031’，如圖1C所示。