[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201410163096.3
• 申請日: 2014-04-22
• 公開（公告）號: CN105097683B
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 韋慶松;于書坤;涂火金
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

1.一種半導體器件的制造方法，其特征在于，所述方法包括：

步驟S101：提供半導體襯底，在所述半導體襯底的NMOS區和PMOS區分別形成包括柵極和柵極硬掩膜的柵極結構；

步驟S102：形成覆蓋所述半導體襯底以及所述柵極結構的第一遮蔽材料層；

步驟S103：對所述第一遮蔽材料層進行刻蝕以在PMOS的柵極結構的兩側形成鍺硅臨時側壁；

步驟S104：對所述半導體襯底執行SiCoNi刻蝕以去除位于所述半導體襯底表面的自然氧化硅層；

步驟S105：在所述半導體襯底內形成位于PMOS的柵極兩側的用于容置鍺硅層的溝槽，所述溝槽的尺寸和深度基本相同；

步驟S106：在所述溝槽內形成鍺硅層，

在所述步驟S102中，還形成位于所述第一遮蔽材料層下方且覆蓋所述半導體襯底以及所述柵極結構的第二遮蔽材料層，其中所述第二遮蔽材料層的材料為氧化物；并且，在所述步驟S104中，通過所述SiCoNi刻蝕去除所述第二遮蔽材料層未被所述鍺硅臨時側壁所覆蓋的部分。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S104中，所述SiCoNi刻蝕工藝的刻蝕范圍為

3.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S101中，所述半導體襯底還包括淺溝槽隔離；并且，在所述步驟S104中，所述淺溝槽隔離在所述SiCoNi刻蝕工藝中存在損耗，其中所述淺溝槽隔離損耗的部分的厚度為0-8nm。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S103中，所述第一遮蔽材料層的材料為氮化硅，和/或，所述刻蝕為干法刻蝕。

5.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S105中，所述溝槽包括碗狀溝槽或∑型溝槽。

6.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S105包括：

步驟S1051：通過干法刻蝕在所述半導體襯底內形成位于PMOS的柵極兩側的用于容置鍺硅層的碗狀溝槽；

步驟S1052：通過濕法刻蝕在所述碗狀溝槽的基礎上刻蝕形成∑型溝槽。

7.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S101與所述步驟S102之間還包括步驟S1012：

在NMOS和PMOS的柵極兩側的間隙壁；

對所述PMOS進行LDD處理。

8.如權利要求7所述的半導體器件的制造方法，其特征在于，在所述步驟S106之后還包括步驟S107：

對所述NMOS進行LDD處理。

9.如權利要求1至8任一項所述的半導體器件的制造方法，其特征在于，在所述步驟S105與所述步驟S106之間還包括步驟S1056：

對所述溝槽進行預清洗。