[發明專利]一種半導體器件及其制造方法

在審

• 申請號: 201410160661.0
• 申請日: 2014-04-21
• 公開（公告）號: CN105097639A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 宋化龍
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/04
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及半導體制造工藝，具體而言涉及一種形成淺溝槽隔離(STI)結構時減弱反向窄溝道效應（INWE）對器件性能的影響的方法以及采用該方法制造的半導體器件。

背景技術

在半導體制造工藝中，所形成的淺溝槽隔離結構的性能對于最后形成的半導體器件的電學性能而言至關重要。對于采用淺溝槽隔離結構作為隔離結構的MOSFET而言，經?？梢杂^察到反向窄溝道效應，即器件的閾值電壓隨著溝道變窄而減小。對于CMOS而言，淺溝槽隔離結構將CMOS分為NMOS和PMOS兩部分。在襯底中形成淺溝槽隔離結構之后，實施阱區注入并退火，以在襯底中形成阱區，對于NMOS而言，所述阱區為P阱，對于PMOS而言，所述阱區為N阱。對于NMOS而言，P阱中的摻雜離子為P型離子，例如B、Al、Ga、In、Tl等元素的離子，通常采用B離子作為P型離子。由于在后續實施的熱處理工藝（例如退火）過程中B離子容易擴散到與P阱鄰近的淺溝槽隔離結構中，因此，NMOS面臨更為嚴重的反向窄溝道效應問題。

為此，現有技術通過以下工藝步驟形成淺溝槽隔離結構:首先，如圖1A所示，提供半導體襯底100，在半導體襯底100中形成用于填充隔離材料的溝槽101，形成溝槽101的步驟包括：首先在半導體襯底上形成襯墊氧化物層102，接著在襯墊氧化物層102上形成硬掩膜層103（其構成材料通常為氮化硅），襯墊氧化物層102作為緩沖層可以釋放硬掩膜層103和半導體襯底100之間的應力，在對硬掩膜層103進行退火之后，利用硬掩膜層103作為掩膜進行隔離區光刻，蝕刻出用于填充隔離材料的溝槽101；接著，如圖1B所示，在硬掩膜層103上以及溝槽101的側壁和底部形成襯里層104（其構成材料通常為氮氧化硅）；接著，如圖1C所示，沉積隔離材料105于半導體襯底100上，以完全填充溝槽101，并執行化學機械研磨直至露出襯里層104；最后，如圖1D所示，通過蝕刻去除硬掩膜層103和襯墊氧化物層102。隨著器件特征尺寸的不斷縮減，溝槽101的開口尺寸越來越小，在溝槽101的側壁上形成厚度均一且具有良好垂直輪廓的襯里層104的工藝復雜度越來越高，進而導致形成的襯里層104對反向窄溝道效應的抑制作用越來越弱。

因此，需要提出一種方法，以解決上述問題。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：提供半導體襯底，在所述半導體襯底上依次沉積形成襯墊層和硬掩膜層；在所述襯墊層和所述半導體襯底中形成第一溝槽，在所述硬掩膜層中形成第二溝槽，所述第二溝槽的寬度大于所述第一溝槽的寬度；沉積隔離材料層于所述半導體襯底上，以完全填充所述第一溝槽和所述第二溝槽，并執行化學機械研磨直至露出所述硬掩膜層；去除所述硬掩膜層和所述襯墊層；在所述隔離材料層兩側的將要形成NMOS區的半導體襯底的上部形成氮化層；對所述半導體襯底實施預清洗處理，以露出所述隔離材料層的上部所遮蔽的半導體襯底的部分，并通過熱氧化形成柵極氧化層。

進一步，形成所述第一溝槽和所述第二溝槽的步驟包括：在所述硬掩膜層上形成具有所述第一溝槽的圖形的光刻膠層；以所述光刻膠層為掩膜，蝕刻所述硬掩膜層，在所述硬掩膜層中形成所述第一溝槽的圖形；采用灰化工藝去除所述光刻膠層；以所述硬掩膜層為掩膜，依次蝕刻所述襯墊層和所述半導體襯底，在所述襯墊層和所述半導體襯底中形成所述第一溝槽；實施回蝕刻，在所述硬掩膜層中形成所述第二溝槽。

進一步，實施所述隔離材料層的沉積之前，還包括在所述第一溝槽和所述第二溝槽的側壁和底部形成由薄層氧化物構成的襯里層的步驟。

進一步，采用干法蝕刻或濕法蝕刻去除所述硬掩膜層和所述襯墊層。

進一步，采用氮離子注入或者氮化工藝形成所述氮化層。

進一步，所述氮化層的厚度為0.5nm-500nm。

進一步，所述氮離子注入的能量為0.5keV-500keV，劑量為1.0×e¹²cm^-3-1.0×e¹⁶cm^-3。

進一步，所述氮化工藝的實施氣體為NH₃或NO，溫度為600℃-1200℃，壓力為0.1mTorr-780Torr，持續時間為5秒-5小時。

進一步，在所述氮化層的表面形成的所述柵極氧化層的厚度低于位于所述氮化層和所述隔離材料層之間的半導體襯底的部分形成的所述柵極氧化層的厚度。

本發明還提供一種如上述任一方法制造的半導體器件。

根據本發明，可以有效抑制反向窄溝道效應，提升NMOS的性能。