[發明專利]一種半導體器件及其制造方法

在審

• 申請號: 201410160661.0
• 申請日: 2014-04-21
• 公開（公告）號: CN105097639A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 宋化龍
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/04
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

1.一種半導體器件的制造方法，包括：

提供半導體襯底，在所述半導體襯底上依次沉積形成襯墊層和硬掩膜層；

在所述襯墊層和所述半導體襯底中形成第一溝槽，在所述硬掩膜層中形成第二溝槽，所述第二溝槽的寬度大于所述第一溝槽的寬度；

沉積隔離材料層于所述半導體襯底上，以完全填充所述第一溝槽和所述第二溝槽，并執行化學機械研磨直至露出所述硬掩膜層；

去除所述硬掩膜層和所述襯墊層；

在所述隔離材料層兩側的將要形成NMOS區的半導體襯底的上部形成氮化層；

對所述半導體襯底實施預清洗處理，以露出所述隔離材料層的上部所遮蔽的半導體襯底的部分，并通過熱氧化形成柵極氧化層。

2.根據權利要求1所述的方法，其特征在于，形成所述第一溝槽和所述第二溝槽的步驟包括：在所述硬掩膜層上形成具有所述第一溝槽的圖形的光刻膠層；以所述光刻膠層為掩膜，蝕刻所述硬掩膜層，在所述硬掩膜層中形成所述第一溝槽的圖形；采用灰化工藝去除所述光刻膠層；以所述硬掩膜層為掩膜，依次蝕刻所述襯墊層和所述半導體襯底，在所述襯墊層和所述半導體襯底中形成所述第一溝槽；實施回蝕刻，在所述硬掩膜層中形成所述第二溝槽。

3.根據權利要求1所述的方法，其特征在于，實施所述隔離材料層的沉積之前，還包括在所述第一溝槽和所述第二溝槽的側壁和底部形成由薄層氧化物構成的襯里層的步驟。

4.根據權利要求1所述的方法，其特征在于，采用干法蝕刻或濕法蝕刻去除所述硬掩膜層和所述襯墊層。

5.根據權利要求1所述的方法，其特征在于，采用氮離子注入或者氮化工藝形成所述氮化層。

6.根據權利要求5所述的方法，其特征在于，所述氮化層的厚度為0.5nm-500nm。

7.根據權利要求5所述的方法，其特征在于，所述氮離子注入的能量為0.5keV-500keV，劑量為1.0×e¹²cm^-3-1.0×e¹⁶cm^-3。

8.根據權利要求5所述的方法，其特征在于，所述氮化工藝的實施氣體為NH₃或NO，溫度為600℃-1200℃，壓力為0.1mTorr-780Torr，持續時間為5秒-5小時。

9.根據權利要求1所述的方法，其特征在于，在所述氮化層的表面形成的所述柵極氧化層的厚度低于位于所述氮化層和所述隔離材料層之間的半導體襯底的部分形成的所述柵極氧化層的厚度。

10.一種如權利要求1-9中的任一方法制造的半導體器件。