[發明專利]晶體管的多晶硅發射極制造的方法

有效

• 申請號: 201410160444.1
• 申請日: 2014-04-21
• 公開（公告）號: CN105097505B
• 公開（公告）日: 2017-10-20
• 發明（設計）人: 潘光燃;文燕;王焜;石金成;張建湘;高振杰
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/331
• 分類號: H01L21/331;H01L21/28
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 劉芳

技術領域

本發明涉及半導體器件制造技術領域，尤其涉及一種晶體管的多晶硅發射極制造的方法。

背景技術

雙極型晶體管由發射區、基區、集電區構成。按照其導電類型，可以把雙極型晶體管分為NPN晶體管和PNP晶體管，其中NPN晶體管的發射區和集電區為N型半導體，基區為P型半導體，按照其發射區的類型，可以把晶體管分類為單晶硅發射極晶體管和多晶硅發射極晶體管，前者的發射區為N型摻雜的單晶硅，后者的發射區為N型摻雜的多晶硅，其中多晶硅發射極晶體管主要應用于高頻領域，其剖面結構示意圖如圖1所示。

圖1所示的多晶硅發射極晶體管包括N型集電區11，P型基區12，以及由N型擴散區13和N型多晶硅共同構成的發射區，其中，N型多晶硅位于二氧化硅窗口（稱之為“發射區窗口14”）之中且其底部與P型基區12的表面直接接觸。在實踐工藝中，N型擴散區13是由N型多晶硅中的摻雜元素（磷、砷或者銻）在一定溫度環境下熱擴散至P型基區12的表層之中形成的。圖1所示的厚氧化層15覆蓋的區域為場區，薄氧化層16覆蓋的區域為有源區。

半導體制造工藝是在半導體晶圓上實施的一系列工藝步驟，半導體晶圓是圓片形的半導體單晶，包括硅、鍺晶圓等。現有的制作多晶硅發射極晶體管的多晶硅發射極的方法包括：

在包含有N型集電區11、P型基區12、厚氧化層15、薄氧化層16的襯底的表面進行光刻、刻蝕工藝形成發射區窗口14，露出發射區窗口14區域的P型基區12，然后淀積未摻雜的多晶硅，然后采用離子注入工藝對多晶硅進行摻雜，形成N型多晶硅，然后進行熱處理，使得發射區窗口14中的多晶硅中的摻雜元素擴散至P型基區12的表層之中，形成N型擴散區13，然后進行光刻、刻蝕工藝去除所述發射區窗口區域之外區域的多晶硅，形成多晶硅發射極（圖1中未標出）。為保證在光刻工藝出現少量對準偏差的情況下，多晶硅發射極仍然能完全覆蓋發射區窗口14區域，多晶硅發射極的寬度（左側墻17與右側墻18間的距離）通常都大于發射區窗口14的寬度。

由于多晶硅是由眾多小晶粒組成的，淀積未摻雜的多晶硅的工藝溫度一般為600-650攝氏度，比上述熱處理的溫度（一般大于900攝氏度）低很多，因此在熱處理的工藝過程中，多晶硅中的晶粒會變大、多晶硅膜層的表面會發生重結晶，這些都會導致多晶硅對發射區窗口14產生應力，導致半導體晶圓發生形變，以至于上述多晶硅層光刻的對準精度不高，為了保證在光刻工藝出現較大對準偏差的情況下，多晶硅發射極仍然能完全覆蓋發射區窗口14區域，必須設計多晶硅發射極的寬度比發射區窗口14的寬度大很多，這就導致芯片面積變大，成本增高。

發明內容

本發明提供一種晶體管的多晶硅發射極制造的方法，用以實現避免熱處理產生的應力導致多晶硅層光刻對準精度不高的問題，從而減小芯片面積、節約工藝成本。

本發明提供一種晶體管的多晶硅發射極制造的方法，包括：

在包含有N型集電區、P型基區、第一氧化層、第二氧化層的襯底表面進行光刻、刻蝕，形成發射區窗口，露出與發射區窗口寬度相同的P型基區區域；

在第一氧化層、第二氧化層的表面和發射區窗口中淀積未摻雜的多晶硅，以使未摻雜的多晶硅完全覆蓋發射區窗口區域；

在淀積未摻雜的多晶硅后的襯底表面進行光刻、刻蝕，去除發射區窗口區域之外區域的未摻雜的多晶硅，保留的未摻雜的多晶硅的寬度大于等于發射區窗口的寬度；

采用離子注入工藝對發射區窗口內的未摻雜的多晶硅注入摻雜元素；

對注入摻雜元素后的襯底進行第一熱處理，以使發射區窗口中的多晶硅中的摻雜元素擴散至露出的P型基區區域的表層之中，形成N型擴散區。

本發明的晶體管的多晶硅發射極制造的方法，通過在包含有N型集電區、P型基區、第一氧化層、第二氧化層的襯底表面進行光刻、刻蝕，露出發射區窗口區域的P型基區后，淀積未摻雜的多晶硅，使得未摻雜的多晶硅完全覆蓋發射區窗口區域，再通過在淀積未摻雜的多晶硅后的襯底表面進行光刻、刻蝕，去除發射區窗口區域之外區域的未摻雜的多晶硅，然后向發射區窗口內的未摻雜的多晶硅注入摻雜元素，并進行第一熱處理，以使發射區窗口中的多晶硅中的摻雜元素擴散至露出的P型基區區域的表層之中，形成N型擴散區，得到晶體管的多晶硅發射極。通過上述在多晶硅淀積之后，先進行光刻、刻蝕，然后才進行第一熱處理，有效地避免了因熱處理產生的應力導致多晶硅層光刻的對準精度不高的技術問題，從而實現減小芯片面積、節約工藝成本。

附圖說明

圖1為多晶硅發射極晶體管的剖面結構示意圖；