[發(fā)明專利]一種低成本的圓片級CSP封裝方法及其封裝結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201410156555.5
• 申請日: 2014-04-18
• 公開（公告）號: CN103928417A
• 公開（公告）日: 2014-07-16
• 發(fā)明（設(shè)計）人: 張黎;陳錦輝;賴志明;胡正勛
• 申請（專利權(quán)）人: 江陰長電先進封裝有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60;H01L23/31;H01L21/56
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 彭英

技術(shù)領(lǐng)域

本發(fā)明涉及圓片級CSP封裝方法及其封裝結(jié)構(gòu)，尤其是一種低成本的圓片級CSP封裝方法及其封裝結(jié)構(gòu)，屬于半導(dǎo)體封裝技術(shù)領(lǐng)域。?

背景技術(shù)

現(xiàn)有的圓片級CSP（Chip?Scale?Package）封裝結(jié)構(gòu)，其芯片四周的硅裸露在組裝環(huán)境中，在貼裝回流工藝中，焊錫球或電極區(qū)域容易因為焊錫膏印刷量過多而導(dǎo)致部分焊錫爬升到芯片側(cè)壁裸露的硅上面，造成芯片漏電。同時，對于極小尺寸封裝產(chǎn)品，如0402、0210、01005等尺寸的封裝產(chǎn)品而言，如圖1左圖所示，其自身重量很輕，在表面貼裝過程中如果兩電極的焊錫膏印刷量有差異，以及回流受熱溫度不均，造成電極兩端不平衡，極易導(dǎo)致器件一端翹起，形成“墓碑”現(xiàn)象，如圖1右圖所示，造成器件貼裝不良。?

發(fā)明內(nèi)容

本發(fā)明的目的在于克服上述圓片級CSP封裝結(jié)構(gòu)的不足，提供一種改善器件貼裝不良、且不易造成芯片漏電的低成本的圓片級CSP封裝方法及其封裝結(jié)構(gòu)。?

本發(fā)明的目的是這樣實現(xiàn)的：?

本發(fā)明一種低成本的圓片級CSP封裝方法，其工藝過程如下：

提供帶有芯片電極陣列的圓片；

在芯片電極陣列的表面形成金屬凸點；

沿圓片的劃片道開設(shè)深至圓片且不切透圓片的寬溝槽；

在上述圓片上印刷絕緣層，并固化成形；

削減絕緣層和金屬凸點，形成金屬凸點切面；

在金屬凸點切面的表面形成金屬保護層；

再次沿圓片的劃片道分割圓片，形成寬度小于寬溝槽的分割道，再裂片形成單顆的低成本的圓片級CSP封裝結(jié)構(gòu)。

本發(fā)明所述寬溝槽的深度小于圓片的厚度。?

本發(fā)明所述金屬凸點的高度為H3，H3≥17μm。?

進一步地，所述金屬凸點的被削減高度為h3，h3≥2μm。?

本發(fā)明一種低成本的圓片級CSP封裝結(jié)構(gòu)，包括帶有若干個芯片電極的硅基本體，所述硅基本體的側(cè)壁呈臺階狀，所述芯片電極位于臺階狀的硅基本體的頂部；?

所述芯片電極的表面設(shè)置平頭金屬凸點，所述平頭金屬凸點的上端面覆蓋金屬保護層；

還包括絕緣層，所述絕緣層設(shè)置于芯片電極一側(cè)的所述硅基本體的表面以及所述硅基本體的側(cè)壁，所述絕緣層的上表面與平頭金屬凸點的上端面齊平。

本發(fā)明所述平頭金屬凸點的高度h1，15μm≤h1≤25μm。?

本發(fā)明所述硅基本體的臺階狀側(cè)壁至少有一階臺階。?

進一步地，所述臺階的總深度h2≥30μm。?

進一步地，所述臺階的總深度h2為100～150μm?。?

本發(fā)明位于所述芯片電極另一側(cè)的所述硅基本體的表面設(shè)置背面保護層。?

本發(fā)明的有益效果是：?

1、本發(fā)明低成本的圓片級CSP封裝結(jié)構(gòu)，其在硅基本體的側(cè)壁設(shè)置臺階結(jié)構(gòu)且布滿絕緣層，消除了硅基側(cè)壁的爬錫現(xiàn)象，克服了芯片尺寸封裝的漏電問題，提升了器件的貼裝良率；

2、本發(fā)明低成本的圓片級CSP封裝方法，其制程簡潔，降低了生產(chǎn)成本。

附圖說明???????

圖1是現(xiàn)有圓片級CSP封裝結(jié)構(gòu)的爬錫現(xiàn)象的示意圖；

圖2為一種低成本的圓片級CSP封裝方法的工藝流程圖；

圖3為一種低成本的圓片級CSP封裝結(jié)構(gòu)的實施例一的剖面示意圖；

圖4為圖3的芯片電極與硅基本體位置關(guān)系的正面示意圖；

圖5至圖13為實施例一的封裝方法的工藝過程示意圖；

圖14為本發(fā)明一種低成本的圓片級CSP封裝結(jié)構(gòu)實施例二的剖面示意圖；

圖15為本發(fā)明一種低成本的圓片級CSP封裝結(jié)構(gòu)實施例三的芯片電極與硅基本體位置關(guān)系的正面示意圖；

圖16為本發(fā)明一種低成本的圓片級CSP封裝結(jié)構(gòu)實施例四的剖面示意圖；

其中，硅基本體101

芯片電極110

臺階121

絕緣層201

平頭金屬凸點310

金屬保護層410

背面保護層421；?

芯片11

劃片道12

圓片100

寬溝槽120

絕緣層200

金屬凸點300?

金屬凸點切面311

劃片刀520

分割道521。

具體實施方式