[發(fā)明專利]一種雙DSP分步式POS實時導(dǎo)航解算系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201410152292.0
• 申請日: 2014-04-16
• 公開（公告）號: CN103900575A
• 公開（公告）日: 2014-07-02
• 發(fā)明（設(shè)計）人: 洪勇
• 申請（專利權(quán)）人: 立得空間信息技術(shù)股份有限公司
• 主分類號: G01C21/20
• 分類號: G01C21/20
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 鐘鋒

技術(shù)領(lǐng)域

本發(fā)明涉及導(dǎo)航技術(shù)領(lǐng)域，尤其涉及一種雙DSP分步式POS實時導(dǎo)航解算系統(tǒng)。

背景技術(shù)

???位置姿態(tài)測量系統(tǒng)（Position?and?Orientation?System，POS）是一種特殊的慣性?/?衛(wèi)星組合測量系統(tǒng)，可精確測量遙感載荷中心的位置、速度和姿態(tài)等運動參數(shù)，是高分辨率航空遙感系統(tǒng)實現(xiàn)運動補償?shù)年P(guān)鍵設(shè)備。隨著飛行平臺技術(shù)的革新，航空遙感向多遙感載荷及陣列載荷方向發(fā)展。但是，由于多個觀測載荷分布在非剛性平臺的不同位置，存在撓曲變形、振動等因素，傳統(tǒng)的單一POS?無法實現(xiàn)多點的高精度測量。此時，每個載荷都需要使用?POS?提供運動參數(shù)進行補償，形成一個多測量節(jié)點的分布式?POS?系統(tǒng)。但是，簡單的在每個載荷上安裝一個?POS，會帶來系統(tǒng)體積、質(zhì)量和成本的急劇增加。因此，分布式?POS?系統(tǒng)設(shè)計由一個高精度的主?POS?系統(tǒng)

和分布在不同測量節(jié)點的多個小型慣性測量單元（Inertia?Measurement?Unit，IMU）共同構(gòu)成，其中，小型子?IMU?完成不同測量節(jié)點運動信息的測量，并傳輸給主?POS?系統(tǒng)實現(xiàn)數(shù)據(jù)融合，最終在主?POS?中得到不同測量節(jié)點的高精度位置、速度和姿態(tài)信息，實現(xiàn)多個觀測載荷的運動補償。由于高精度實時導(dǎo)航組合算法復(fù)雜，占用MCU（微處理器）資源大，加上POS產(chǎn)品為實現(xiàn)用戶功能需求的應(yīng)用代碼也會占用MCU資源，不同用戶需求導(dǎo)致占用的MCU資源也不一樣。往往為了滿足不同用戶需求或者更新升級功能，要對同一精度的組合算法代碼和功能應(yīng)用代碼重新組織編寫，不僅延長了產(chǎn)品開發(fā)周期，也降低了產(chǎn)品性能的一致性，對開發(fā)人員的能力要求也很高。

為了提高產(chǎn)品性能（導(dǎo)航精度）的一致性，縮短POS產(chǎn)品開發(fā)周期，設(shè)計了雙DSP結(jié)構(gòu)。如圖1，DSP1實現(xiàn)IMU和GPS實時導(dǎo)航算法的主要部分，DSP2實現(xiàn)實時導(dǎo)航算法的副項以及用戶功能。這樣可以實現(xiàn)算法研究人員和產(chǎn)品開發(fā)人員的分工和并行開發(fā)。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題在于針對現(xiàn)有技術(shù)中的缺陷，提供一種。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：

雙DSP分步式POS實時導(dǎo)航解算系統(tǒng)，包括第一處理裝置和第二處理裝置，所述第一處理裝置包括第一DSP處理器、第一FPGA電路和UART串口電路；所述第一FPGA電路與第一DSP處理器相連接；所述第二處理裝置包括第二DSP處理器和與第二DSP處理器相連接的第二FPGA電路；

所述第二FPGA用于向第一DSP和第二DSP處理器發(fā)出時間同步信號，時間同步信號的確定方法為：第二FPGA產(chǎn)生一個本地時鐘，與從GPS或北斗衛(wèi)星接收機獲得的有效PPS信號進行對比，計算兩者的差值數(shù)據(jù)，第二FPGA利用反饋的差值數(shù)據(jù)調(diào)整本地時鐘，在不斷重復(fù)進行以上秒脈沖同步的過程中，達到輸出精密的時間同步信號；

所述第二FPGA還用于接收并解析IMU數(shù)據(jù)，每幀數(shù)據(jù)解析完成后，向第二DSP發(fā)出中斷請求；

第二FPGA還用于根據(jù)時間同步信號確定第一DSP和第二DSP處理器的處理周期；

所述第一DSP用于將GPS或北斗的衛(wèi)星定位數(shù)據(jù)和IMU數(shù)據(jù)進行融合，得到系統(tǒng)所需的實時高精度導(dǎo)航數(shù)據(jù)；并輸出與衛(wèi)星定位數(shù)據(jù)頻率相同的高精度導(dǎo)航定位數(shù)據(jù)給第二DSP；

????所述第二DSP用于響應(yīng)第二FPGA的中斷，解算IMU數(shù)據(jù)；

所述第二DSP還用于將接收的第一DSP輸出的高精度實時導(dǎo)航數(shù)據(jù)與IMU數(shù)據(jù)進行組合，輸出與IMU數(shù)據(jù)相同的高頻率導(dǎo)航真值數(shù)據(jù)。?

所述UART串口電路用于第一DSP和第二DSP處理器之間的數(shù)據(jù)交互。

按上述方案，所述第一處理裝置還包括JTAG電路、時鐘電路、外擴DSRAM存儲器和外擴FLASH存儲器，所述JTAG電路、時鐘電路、外擴DSRAM存儲器和外擴FLASH存儲器分別與第一DSP處理器相連接。

按上述方案，所述外擴DSRAM存儲器用于存儲實時解算處理信息；所述外擴FLASH存儲器用于存儲DSP程序。

按上述方案，所述第二處理裝置還包括JTAG電路、時鐘電路、外擴DSRAM存儲器和外擴FLASH存儲器，所述JTAG電路、時鐘電路、外擴DSRAM存儲器和外擴FLASH存儲器分別與第二DSP處理器相連接。

按上述方案，所述第一DSP處理器和第二DSP處理器采用TMS320C6713型號DSP處理器。

???本發(fā)明產(chǎn)生的有益效果是：