[發明專利]一種雙DSP分步式POS實時導航解算系統

有效

• 申請號: 201410152292.0
• 申請日: 2014-04-16
• 公開（公告）號: CN103900575A
• 公開（公告）日: 2014-07-02
• 發明（設計）人: 洪勇
• 申請（專利權）人: 立得空間信息技術股份有限公司
• 主分類號: G01C21/20
• 分類號: G01C21/20
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 鐘鋒

1.一種雙DSP分步式POS實時導航解算系統，其特征在于，包括第一處理裝置和第二處理裝置，所述第一處理裝置包括第一DSP處理器、第一FPGA電路和UART串口電路；所述第一FPGA電路與第一DSP處理器相連接；所述第二處理裝置包括第二DSP處理器和與第二DSP處理器相連接的第二FPGA電路；?

所述第二FPGA用于向第一DSP和第二DSP處理器發出時間同步信號；上述時間同步信號的確定方法為：第二FPGA產生一個本地時鐘，與從GPS或北斗衛星接收機獲得的有效PPS信號進行對比，計算兩者的差值數據，第二FPGA利用反饋的差值數據調整本地時鐘，在不斷重復進行以上秒脈沖同步的過程中，達到輸出精密的時間同步信號；

所述第二FPGA還用于接收并解析IMU數據，每幀數據解析完成后，向第二DSP發出中斷請求；

第二FPGA還用于根據時間同步信號確定第一DSP和第二DSP處理器的處理周期；

所述第一DSP用于將GPS或北斗的衛星定位數據和IMU數據進行融合，得到系統所需的實時高精度導航數據；并輸出與衛星定位數據頻率相同的高精度導航定位數據給第二DSP；

????所述第二DSP用于響應第二FPGA的中斷，解算IMU數據；

所述第二DSP還用于將接收的第一DSP輸出的高精度實時導航數據與IMU數據進行組合，輸出與IMU數據相同的高頻率導航真值數據；所述UART串口電路用于第一DSP和第二DSP處理器之間的數據交互。

2.根據權利要求1所述的雙DSP分步式POS實時導航解算系統，其特征在于，

所述第一處理裝置還包括JTAG電路、時鐘電路、外擴DSRAM存儲器和外擴FLASH存儲器，所述JTAG電路、時鐘電路、外擴DSRAM存儲器和外擴FLASH存儲器分別與第一DSP處理器相連接。

3.根據權利要求1所述的雙DSP分步式POS實時導航解算系統，其特征在于，所述第二處理裝置還包括JTAG電路、時鐘電路、外擴DSRAM存儲器和外擴FLASH存儲器，所述JTAG電路、時鐘電路、外擴DSRAM存儲器和外擴FLASH存儲器分別與第二DSP處理器相連接。