[發明專利]一種SOI橫向功率MOSFET器件

在審

• 申請號: 201410143075.5
• 申請日: 2014-04-10
• 公開（公告）號: CN104241365A
• 公開（公告）日: 2014-12-24
• 發明（設計）人: 羅小蓉;徐菁;周坤;田瑞超;魏杰;石先龍;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

1.一種SOI橫向功率MOSFET器件，包括自下而上的襯底層（1）、介質埋層（2）和有源層（3）；所述有源層（3）為第一摻雜類型半導體；有源層（3）表面一側具有第二摻雜類型的半導體體區（7），另一側表面具有第一重摻雜類型半導體漏區（7c）；第二摻雜類型的半導體體區（7）中具有相互獨立的第一重摻雜類型半導體源區（7a）和第二重摻雜類型半導體體接觸區（7b），第一重摻雜類型半導體源區（7a）和第二重摻雜類型半導體體接觸區（7b）的引出端與金屬源電極（S）相連；第一重摻雜類型半導體漏區（7c）的引出端與金屬漏電極（D）相連；第二摻雜類型的半導體體區（7）與第一重摻雜類型半導體漏區（7c）之間的有源層（3）形成器件的漂移區（4）；漂移區（4）中具有介質槽（9），且介質槽（9）的一側與第二摻雜類型的半導體體區（7）相接觸；有源層（3）中還具有柵極結構（8），所述柵極結構（8）由柵介質材料（8a）、柵導電材料（8b）和金屬柵電極（G）構成；其中柵導電材料（8b）的引出端與金屬柵電極相連，柵導電材料（8b）采用與第二摻雜類型的半導體體區（7）、第一重摻雜類型半導體源區（7a）和有源層（3）均接觸的柵介質材料（8a）進行隔離；

其特征在于，所述介質槽（9）的縱向深度大于第二摻雜類型的半導體體區（7）的縱向深度但小于有源層（3）厚度；介質槽（9）自下而上由兩種或兩種以上不同介電系數的介質材料填充，且介質材料的介電系數低于有源層（3）所用材料的介電常數，同時介質材料的介電系數自下而上逐漸遞減；介質槽（9）與第二摻雜類型的半導體體區（7）接觸的一側還具有一個頂部與第二摻雜類型的半導體體區（7）相接觸的第二摻雜類型的半導體條狀區域（6），該第二摻雜類型的半導體條狀區域（6）形成第二摻雜類型的半導體體區（7）的縱向延伸結構；介質槽（9）與介質埋層（2）之間的有源層（3）中還具有第二摻雜類型的半導體埋層（5），第二摻雜類型的半導體埋層（5）與介質槽（9）底部和介質埋層（2）頂部均不接觸。

2.根據權利要求1所述的SOI橫向功率MOSFET器件，其特征在于，所述柵極結構為平面柵結構。

3.根據權利要求1所述的SOI橫向功率MOSFET器件，其特征在于，所述柵極結構為溝槽柵結構。

4.根據權利要求3所述的SOI橫向功率MOSFET器件，其特征在于，所述溝槽柵結構的縱向深度與第二摻雜類型的半導體體區（7）的縱向深度相當。

5.根據權利要求3所述的SOI橫向功率MOSFET器件，其特征在于，所述溝槽柵結構的縱向深度延伸至介質埋層（2）。

6.根據權利要求5所述的SOI橫向功率MOSFET器件，其特征在于，第二摻雜類型的半導體埋層（5）與介質埋層（2）之間還具有第一摻雜類型的半導體緩沖層（4a），所述第一摻雜類型的半導體緩沖層（4a）與第二摻雜類型的半導體埋層（5）不相接觸。

7.根據權利要求1至6中任一項所述SOI橫向功率MOSFET器件，其特征在于，所述半導體埋層（2）的橫向位置與介質槽（9）平齊或不平齊。

8.根據權利要求1至6中任一項所述SOI橫向功率MOSFET器件，其特征在于，所述介質槽（9）靠近第一重摻雜類型半導體漏區（7c）的一側還具有與介質槽（9）相接觸的第二摻雜類型的半導體條狀區域（6a）。

9.根據權利要求8所述的SOI橫向功率MOSFET器件，其特征在于，所述與介質槽（9）相接觸的第二摻雜類型的半導體條狀區域（6a）的頂部與第一重摻雜類型半導體漏區（7c）相連，且第一重摻雜類型半導體漏區（7c）側面與介質槽（9）相連。