[發明專利]一種SOI橫向功率MOSFET器件

在審

• 申請號: 201410143075.5
• 申請日: 2014-04-10
• 公開（公告）號: CN104241365A
• 公開（公告）日: 2014-12-24
• 發明（設計）人: 羅小蓉;徐菁;周坤;田瑞超;魏杰;石先龍;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 成都宏順專利代理事務所(普通合伙) 51227
• 代理人: 李順德;王睿

技術領域

本發明屬于功率半導體器件技術領域，涉及MOSFET（Metal-Oxide-Semiconductor?Field-Effect-Transistor，金屬-氧化物-半導體場效應晶體管）器件，尤其是SOI（Semiconductor?On?Insulator，絕緣層上的半導體）MOSFET器件?

背景技術

對于常規LDMOS器件而言，漂移區長度隨器件擊穿電壓的升高單調增加。這不僅使器件(或電路)的芯片面積增加、成本增大，而且不利于集成電路的小型化。更為嚴重的是，器件的導通電阻隨漂移區長度(或器件耐壓)的增加而增大(導通電阻與器件耐壓的關系式可表達為：R_on,sp∝BV^2.5，其中BV為器件耐壓，R_on,sp為器件比導通電阻)，導通電阻的增加導致器件的功耗急劇增加，同時器件的開關速度也隨之降低。?

為了緩解擊穿電壓與導通電阻之間的矛盾關系，業內研究者提出了基于溝槽技術的SOI器件結構。該類結構是在體區與漏區之間的漂移區中引入介質槽，并在介質槽內填充介電系數比漂移區介電系數小的介電材料。根據高斯定理，介質槽內的橫向電場要高于漂移區內的橫向電場，這樣便可利用介質槽來承受器件大部分的橫向耐壓，從而可以在一定的耐壓條件下縮小器件的橫向尺寸，或者在相同的器件尺寸下獲得更高的擊穿電壓；介質槽使漂移區縱向折疊，縮小了器件的橫向尺寸從而獲得較低的比導通電阻；同時，漂移區內的介質槽可以形成多維度的MIS（Metal-Insulator-Semiconductor）結構，從而增強對漂移區的耗盡作用，提高漂移區摻雜濃度，降低器件的導通電阻。總之，溝槽技術的器件結構可以對擊穿電壓與比導通電阻之間的矛盾關系有所改善。?

文獻（Won-So?Son，Young-HoSohn?and?Sie-Young?Choi，【Effects?of?a?trench?under?the?gate?in?high?voltage?RESURF?LDMOSFET?for?SOI?power?integrated?circuits】Solid?State?Electronics48（2004）1629-1635）提出具有槽的RESURF?LDMOSFET，其器件結構如圖1所示。該器件將氧化物槽11引入柵電極G末端附近直至漏區7c之間的漂移區4中。氧化物槽11在漂移區4的摻雜濃度過高時，可以降低柵電極G末端之下硅表面的電場強度，避免此處的提前擊穿；同時，氧化物槽11還能降低漏端7c邊緣的表面電場峰值，從而能在降低導通電阻的基礎上提高器件耐壓。該文獻報道其實驗結果為，在漂移區4長度為16μm，介質埋層2和有源層3厚度分別為3μm和8μm時的耐壓為352V，比導通電阻約為18.8mΩ·cm²。該類結構的LDMOS器件在耐壓為250V時，比導通電阻約為9mΩ·cm²。可見，該結構的LDMOS器件在降低漂?移區長度和改善比導通電阻與耐壓之間矛盾關系方面的效果比較有限。?

文獻（Kota?Seto,Ryu?Kamibaba,Masanori?Tsukuda?and?Ichiro?Omura，【Universal?trench?edge?termination?design】IEEE?ISPSD2012，161-164）將溝槽技術應用于終端結構中（其終端結構如圖2所示），設計出了耐壓>1000V的終端結構。該終端結構是在漂移區中引入介質槽9，介質槽9內填充BCB（BenzoCycloButene，苯并環丁烯，相對介電系數為2.65）介質；在介質槽9靠近陽極區7d一側和介質槽底部形成P型條，構成體區縱向延伸結構6；在介質槽9底部體區縱向延伸結構6末端注入形成高摻雜的N型半導體島6b。介質槽9在反向阻斷時可承受大部分的終端壓降；高摻雜的半導體島6b阻止了耗盡區向遠離陽極區一側擴展，在該側會有大量空穴積累，使介質槽9內的橫向電場顯著提高。此二者均可減小終端面積，從而提高芯片面積的利用率。體區縱向延伸結構6可將此類終端結構的擊穿點由介質槽9與陽極區7d接觸附近轉移到陽極區7d下方，因而能夠進一步提高終端耐壓。該文獻報道，在固定槽深為55μm的條件下，在槽寬分別為20μm、60μm、100μm時，仿真獲得的耐壓分別為1222V、1474V和1559V。此類終端結構的耐壓可達理想PIN二極管耐壓的90%。但由于該類終端結構在介質槽底部引入了高摻雜的N型半導體島，因而在工藝上較難實現。?