[發明專利]半導體器件以及互連基板

有效

• 申請號: 201410140385.1
• 申請日: 2014-04-09
• 公開（公告）號: CN104103627B
• 公開（公告）日: 2018-04-10
• 發明（設計）人: 仮屋崎修一;及川隆一
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/552
• 代理公司: 中原信達知識產權代理有限責任公司11219
• 代理人: 李蘭,孫志湧

1.一種半導體器件，所述半導體器件包括半導體芯片以及互連基板，所述互連基板具有安裝在所述互連基板上的所述半導體芯片，

其中，所述互連基板包括：

第一主表面，所述第一主表面形成有電連接到所述半導體芯片的多個第一電極；

第二主表面，所述第二主表面與所述第一主表面相反；以及

互連區，所述互連區插入所述第一主表面和所述第二主表面之間，

其中，所述第一電極包括順序布置的多個第一信號電極和第二信號電極，所述第一信號電極和第二信號電極用于接收每個均在預定頻率下的信號的供應，并且

其中，所述第一信號電極和所述第二信號電極在其布置中分散設置，并且

其中，所述互連區包括：

芯基板；

多個互連層，所述互連層分別形成在所述芯基板的兩個表面上；

用于形成阻抗匹配電容的多個第一通孔，所述第一通孔穿過所述芯基板；

用于形成阻抗匹配電容的多個第一通路，所述第一通路穿過在所述第一主表面一側上形成到所述芯基板的所述互連層；

多個第一信號互連，所述第一信號互連連接到對應的所述第一信號電極；以及

多個第二信號互連，所述第二信號互連連接到對應的所述第二信號電極，

其中，每個第一通孔在與所述第一信號電極隔開第一互連長度的位置處與所述第一信號互連連接，并且

其中，所述第一通路在與所述第二信號電極隔開第二互連長度的位置處與所述第二信號互連連接，所述第二互連長度與所述第一互連長度相等。

2.根據權利要求1的半導體器件，

其中，所述互連區進一步包括：

用于形成阻抗匹配電容的多個第二通孔，所述第二通孔穿過所述芯基板；以及

用于形成阻抗匹配電容的多個第二通路，所述第二通路穿過在所述第二主表面一側上形成到所述芯基板的所述互連層，

其中，每個第二通孔在與所述第二信號電極隔開第三互連長度的位置處與所述第二信號互連連接，所述第三互連長度比所述第一互連長度長，以及

其中，每個第二通路在與所述第一信號電極隔開第四互連長度的位置處與所述第一信號互連連接，所述第四互連長度與所述第三互連長度相等。

3.根據權利要求2的半導體器件，其中

所述第一互連長度是與根據所述信號的傳輸線所需的信號帶中的第一頻率的電磁波長的1/4對應的長度。

4.根據權利要求3的半導體器件，其中

所述第三互連長度是與根據所述信號的傳輸線所需的信號帶中的第二頻率的電磁波長的3/4對應的長度，所述第二頻率不同于所述第一頻率。

5.根據權利要求2的半導體器件，其中

所述第一互連長度是與根據所述信號的傳輸線所需的信號帶中的第一頻率的電磁波長的3/4對應的長度。

6.根據權利要求2的半導體器件，其中

所述第一通孔和所述第一通路在平面圖中不重疊。

7.根據權利要求2的半導體器件，其中

所述第一信號互連是由兩個并行的互連形成的第一差分互連對，并且所述第二信號互連是由兩個并行的互連形成的第二差分互連對。

8.根據權利要求2的半導體器件，其中

所述第一信號電極和所述第二信號電極中的一個是用于將信號輸入到所述半導體芯片的接收電極，并且所述第一信號電極和所述第二信號電極中的另一個是用于從所述半導體芯片輸出信號的發送電極。

9.根據權利要求2的半導體器件，其中

在截面圖中，連接到所述第一通孔的最上焊臺的直徑和最下焊臺的直徑不同。

10.根據權利要求2的半導體器件，其中

所述第一通孔在截面圖中在垂直方向上與多個焊臺連接。

11.根據權利要求2的半導體器件，其中

在截面圖中，連接到所述第一通路的最上焊臺的直徑和最下焊臺的直徑不同。

12.根據權利要求2的半導體器件，其中

多個焊臺在截面圖中在垂直方向上連接到所述第一通路。