[發(fā)明專利]NOR閃存的制造方法在審
| 申請?zhí)枺?/td> | 201410137219.6 | 申請日: | 2014-04-04 |
| 公開(公告)號: | CN103904036A | 公開(公告)日: | 2014-07-02 |
| 發(fā)明(設(shè)計)人: | 周俊;黃建冬;洪齊元 | 申請(專利權(quán))人: | 武漢新芯集成電路制造有限公司 |
| 主分類號: | H01L21/8247 | 分類號: | H01L21/8247 |
| 代理公司: | 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237 | 代理人: | 屈蘅;李時云 |
| 地址: | 430205 湖北*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | nor 閃存 制造 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,特別是涉及一種優(yōu)化柵耦合系數(shù)的NOR閃存的制造方法。
背景技術(shù)
隨著便攜式電子設(shè)備的高速發(fā)展,對數(shù)據(jù)存儲的要求越來越高。通常,用于存儲數(shù)據(jù)的半導(dǎo)體存儲器分為易失性存儲器和非易失性存儲器,易失性存儲器易于在電源斷電時丟失數(shù)據(jù),而非易失性存儲器即使在電源中斷時仍可保持?jǐn)?shù)據(jù)。因此,非易失性存儲器成為便攜式電子設(shè)備中最主要的存儲部件,并已經(jīng)被廣泛的應(yīng)用。
在非易失性存儲器中,閃存(flash?memory)由于其很高的芯片存儲密度,以及較佳的工藝適應(yīng)性,已經(jīng)成為一種極為重要的器件。通常閃存可以分為NAND閃存和NOR閃存。如圖1所示為現(xiàn)有技術(shù)中的NOR閃存的結(jié)構(gòu)示意圖。包括襯底10,淺溝槽隔離(STI)11,浮柵12、ONO層13及控制柵14。
NOR閃存的柵耦合系數(shù)是一個較為重要的參數(shù),其主要取決于控制柵14和浮柵12之間的電容,電容越大,柵耦合系數(shù)越大,反之亦然。而控制柵14和浮柵12之間的電容大小,主要取決于ONO層13的厚度、介電常數(shù)以及控制柵14和浮柵12的包裹面積。目前,ONO層13的厚度均勻性和介電常數(shù)主要有ONO層13的工藝穩(wěn)定性決定,現(xiàn)有爐管工藝已經(jīng)成熟。因此,為了優(yōu)化柵耦合系數(shù),就需要對控制柵14和浮柵12的包裹面積的均勻性加以改善。
如圖1所示,控制柵和浮柵的包裹面積主要由浮柵12的表面積和臺階覆蓋高度A構(gòu)成。浮柵的表面積由光刻和蝕刻工藝決定,而臺階覆蓋高度A的穩(wěn)定性是否能夠得到保證,就直接制約著柵耦合系數(shù)的優(yōu)劣。
發(fā)明內(nèi)容
本發(fā)明的目的在于,提供一種NOR閃存的制造方法,改善臺階覆蓋高度的穩(wěn)定性,優(yōu)化柵耦合系數(shù)。
為解決上述技術(shù)問題,本發(fā)明提供一種NOR閃存的制造方法,包括:
提供前端結(jié)構(gòu),所述前端結(jié)構(gòu)包括淺溝槽隔離和圖形化的浮柵;
利用干法刻蝕工藝對所述淺溝槽隔離進(jìn)行回刻,去除位于浮柵之間的部分;
形成ONO層及控制柵。
進(jìn)一步的,對于所述的NOR閃存的制造方法,所述干法刻蝕包括利用CH2F2進(jìn)行刻蝕。
進(jìn)一步的,對于所述的NOR閃存的制造方法,所述前端結(jié)構(gòu)還包括襯底,所述淺溝槽隔離部分位于襯底中,所述浮柵位于襯底上相鄰淺溝槽隔離之間。
進(jìn)一步的,對于所述的NOR閃存的制造方法,所述圖形化的浮柵形成過程包括:
在所述襯底上的淺溝槽隔離之間沉積浮柵多晶硅,所述浮柵多晶硅高于所述淺溝槽隔離;
利用平坦化工藝去除所
述浮柵多晶硅位于淺溝槽隔離之上的部分。
進(jìn)一步的,對于所述的NOR閃存的制造方法,所述平坦化工藝為采用化學(xué)機械研磨工藝。
進(jìn)一步的,對于所述的NOR閃存的制造方法,所述浮柵與襯底之間還包括一隧道氧化層。
與現(xiàn)有技術(shù)相比,本發(fā)明提供的NOR閃存的制造方法中,包括利用干法刻蝕工藝對所述淺溝槽隔離進(jìn)行回刻,然后生長ONO層和控制柵。相比現(xiàn)有技術(shù),避免了利用濕法刻蝕工藝使得層與層的縫隙間被側(cè)向刻蝕而破壞整體形貌,從而能夠具有較佳的淺溝槽隔離結(jié)構(gòu),解決了柵耦合系數(shù)較差的問題。
附圖說明
圖1為一種現(xiàn)有技術(shù)中NOR閃存的示意圖;
圖2為本發(fā)明實施例NOR閃存的制造方法的流程圖;
圖3-圖5為本發(fā)明實施例NOR閃存的制造方法的過程中器件結(jié)構(gòu)示意圖。
具體實施方式
下面將結(jié)合示意圖對本發(fā)明的NOR閃存的制造方法進(jìn)行更詳細(xì)的描述,其中表示了本發(fā)明的優(yōu)選實施例,應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明,而仍然實現(xiàn)本發(fā)明的有利效果。因此,下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道,而并不作為對本發(fā)明的限制。
為了清楚,不描述實際實施例的全部特征。在下列描述中,不詳細(xì)描述公知的功能和結(jié)構(gòu),因為它們會使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實際實施例的開發(fā)中,必須做出大量實施細(xì)節(jié)以實現(xiàn)開發(fā)者的特定目標(biāo),例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制,由一個實施例改變?yōu)榱硪粋€實施例。另外,應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費時間的,但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書,本發(fā)明的優(yōu)點和特征將更清楚。需說明的是,附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例,僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于武漢新芯集成電路制造有限公司,未經(jīng)武漢新芯集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410137219.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種Nor flash更新方法及裝置
- 一種數(shù)據(jù)存儲裝置、數(shù)據(jù)存儲系統(tǒng)及方法
- 一種基于NOR FLASH陣列的卷積運算方法
- 一種NOR FLASH嵌入式設(shè)備的啟動方法及裝置
- 包括AND-NOR或OR-NAND門和反饋路徑的用于鎖存數(shù)據(jù)的裝置和方法
- 優(yōu)化Nor Flash存儲陣列面積的相關(guān)方法及系統(tǒng)
- 基于ROM的SPI NOR FLASH識別方法、裝置、系統(tǒng)及存儲介質(zhì)
- 一種基于FPGA的NOR Flash測試系統(tǒng)
- Nor flash過擦除的修復(fù)方法及Nor flash存儲陣列
- 基于FPGA的nor flash壞塊管理系統(tǒng)及方法





