[發明專利]一種鰭型半導體結構及其成型方法有效
| 申請號: | 201410135438.0 | 申請日: | 2014-04-04 |
| 公開(公告)號: | CN103915504B | 公開(公告)日: | 2017-07-18 |
| 發明(設計)人: | 李迪 | 申請(專利權)人: | 唐棕 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/10;H01L21/336 |
| 代理公司: | 北京博雅睿泉專利代理事務所(特殊普通合伙)11442 | 代理人: | 馬佑平 |
| 地址: | 421002 湖南省*** | 國省代碼: | 湖南;43 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 半導體 結構 及其 成型 方法 | ||
技術領域
本發明涉及半導體設計及其制造技術領域,具體來說,涉及一種鰭型半導體結構及其形成方法。
背景技術
FinFET稱為鰭式場效晶體管(Fin Field-Effect TransistorFinFET),是一種新的互補式金氧半導體(CMOS)晶體管。Fin是魚鰭的意思,FinFET命名根據晶體管的形狀與魚鰭相似性,其他類似的名稱包括Tri-gate MOS等。
FinFET是源自于目前傳統標準的場效晶體管(Field-Effect TransistorFET)的一項創新設計。在傳統晶體管結構中控制電流通過的閘門只能在閘門的一側控制電路的接通與斷開,屬于平面的架構。在FinFET的架構中,閘門成類似魚鰭的叉狀3D架構,可于電路的兩側控制電路的接通與斷開。和傳統晶體管相比,這種設計可以改善電路控制也可以大幅縮短晶體管的閘長。
然而,常規FinFET由于襯底結構自身的特點,其源區漏區之間存在漏電流會通過襯底傳導的問題,由于閘長較短,有時會產生較大的漏電流。另外,源漏和襯底之間也存在電容較高的問題。
所以,需要提出一種能夠減小源漏區之間的漏電流,進一步改善柵極控制能力的鰭式場效晶體管。
發明內容
本發明為了至少解決上述存在的技術缺陷之一,提出了一種鰭型半導體結構以及制造這種半導體結構的方法。本發明提供的鰭型半導體結構能夠進一步減少源漏區之間的漏電流,并增強柵極的控制能力,有效提高半導體器件的性能、延長壽命。
本發明提出的半導體結構包括:具有下部襯底和鰭片部的鰭型襯底,,形成在鰭片部上的源區和漏區,形成在所述源區和漏區之間橫跨在鰭片部上的柵極結構,柵極結構下方的鰭片部為溝道,形成在所述鰭片部兩側且位于柵極結構下方的淺溝道隔離,以及形成在所述鰭片部中的隔離區。所述鰭片部兩端的截面為長方形形狀為基本長方體型,或者所述鰭片部兩端的截面為形狀為基本三棱柱型三角形。鰭片部的頂面是圓滑的曲面,頂面的寬度為1-10納米。所述結構還包括位于所述柵極結構的兩側的側墻。
其中,隔離區可以基本位于源區下方;和/或基本位于漏區下方;和/或基本位于柵極結構下方。例如,隔離區只位于漏區下方的鰭片部內;隔離區位于漏區和柵極結構下方的鰭片部內;隔離區位于柵極結構的下方,隔離區長度與柵極結構的長度相等或者長度小于柵極結構的長度;鰭片部中存在多個長度較短的短隔離區,所述短隔離區的長度小于鰭片部寬度的4倍。
所述隔離區的材料為SiO2和/或HfO2,厚度為5-20nm。特別的,所述隔離區的長度小于鰭片部寬度的4倍。
所述半導體結構還包括形成于鰭片部內的犧牲區,所述隔離區形成在所述犧牲區中,所述犧牲區從鰭片部的兩側露出。所述犧牲區是貫穿鰭片部的犧牲層,或者所述犧牲區是一個或多個犧牲塊,其厚度5-50nm。
所述鰭片部還包括上鰭片部、犧牲區和下鰭片部。所述上鰭片部為具有圓角的基本長方體形或者圓柱形。所述下鰭片部的材料是Si、犧牲區的材料是SiGe、上鰭片部的材料是Si;或者所述下鰭片部的材料是Si,犧牲區的材料是SiGe,上鰭片部的材料是Ge含量比犧牲區低10%的SiGe。特別的,所述犧牲區的材料是Ge含量40%的SiGe,所述上鰭片部的材料是Ge含量30%的SiGe。
當所述上鰭片部的材料是Si時,鰭片部的表面還具有SiGe外延層,SiGe外延層外還可以具有一Si外延層;當所述上鰭片部的材料是SiGe時,鰭片部的表面具有一Si外延層。Si外延層的厚度小于5納米。
另外,所淺溝道隔離的上表面低于隔離區的上表面。所述隔離區的兩側具有回切區,所述回切區相對于鰭片部兩側面縮進的距離小于鰭片部寬度的四分之一。回切區與鰭片部接觸的位置可以具有圓滑的曲面。所述柵極結構覆蓋淺溝道隔離的上表面和回切區回切區的表面,并向鰭片部內側包圍。
本發明還提供了一種集成芯片,這種集成芯片集成了本發明本發明提供的鰭型半導體結構和無隔離區鰭型半導體結構。所述無隔離區鰭型半導體結構包括:具有下部襯底和鰭片部的鰭型襯底,形成在鰭片部上的源區和漏區,形成在所述源區和漏區之間橫跨在鰭片部上的柵極結構,柵極結構下方的鰭片部為溝道,以及形成在所述鰭片部兩側的淺溝道隔離。所述我隔離區鰭型半導體結構包括形成與鰭片部內的犧牲區,所述犧牲區從鰭片部的兩側露出。
本發明另一方面還提出一種鰭型半導體器件的形成方法,所述方法包括:
步驟A、提供一襯底,形成具有下部襯底和鰭片部的鰭型襯底,所述鰭片部包含犧牲區;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于唐棕,未經唐棕許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410135438.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種罩板
- 下一篇:由懸空硅進行電介質隔離的FINFET及其制造方法
- 同類專利
- 專利分類





