[發明專利]位線多工器及位線多工系統

在審

• 申請號: 201410132601.8
• 申請日: 2014-04-03
• 公開（公告）號: CN104979007A
• 公開（公告）日: 2015-10-14
• 發明（設計）人: 張正欣;陳建廷;葉佳楠
• 申請（專利權）人: 晶宏半導體股份有限公司
• 主分類號: G11C16/14
• 分類號: G11C16/14
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 賈磊

技術領域

本發明關于位線多工器及位線多工系統。

背景技術

參考圖1，其顯示只讀存儲器的系統方塊示意圖。只讀存儲器(Read?Only?Memory)11用以存儲數據或程序等，其通常利用一行解碼器12及一列解碼器及多工器13讀取數據或程序等。但因相鄰的位線(bit?line)會產生干擾，可能使讀取的數據不正確。

發明內容

本發明要解決的技術問題是，提供一種位線多工器及位線多工系統，以解決因列解碼器及行解碼器和多工器相鄰位線產生的干擾信號，而導致只讀存儲器讀取的數據不正確的問題。

本發明關于一種位線多工器，包括：一晶體管組、一選擇晶體管、一第三晶體管及一第四晶體管。該晶體管組包括一第一晶體管及一第二晶體管，該第一晶體管及該第二晶體管串聯連接，該第一晶體管的一柵極及該第二晶體管的一柵極連接，且連接至一位線。該選擇晶體管連接該晶體管組，該選擇晶體管的一柵極連接至一位選擇線。該第三晶體管連接至該晶體管組。該第四晶體管連接該第三晶體管。

本發明關于一種位線多工系統，包括：多個開關及多個位線多工器。每個開關具有一第一端及一第二端，每個開關的該第一端連接至一位線。每個位線多工器包括：一晶體管組、一選擇晶體管、一第三晶體管及一第四晶體管。該晶體管組包括一第一晶體管及一第二晶體管，該第一晶體管及該第二晶體管串聯連接，該第一晶體管的一柵極及該第二晶體管的一柵極連接，且連接至該第二端。該選擇晶體管連接該晶體管組，該選擇晶體管的一柵極連接至一位選擇線。該第三晶體管連接至該晶體管組。該第四晶體管連接該第三晶體管。

利用本發明位線多工器，位線的電位高于設定電位時，輸出電壓才會轉態，使得低噪聲的位線的電位，不會影響輸出電壓，以提高噪聲干擾的免疫力。

附圖說明

圖1顯示只讀存儲器的系統方塊示意圖；

圖2顯示本發明位線多工器的一實施例的電路示意圖；

圖3顯示本發明圖2位線多工器的一實施例的輸入及輸出關系示意圖；

圖4顯示本發明位線多工器的一實施例的電路示意圖；

圖5顯示本發明圖4位線多工器的一實施例的輸入及輸出關系示意圖；

圖6顯示本發明圖2的位線多工器應用于只讀存儲器的電路示意圖；

圖7顯示本發明位線多工器的一實施例的電路示意圖；

圖8顯示本發明位線多工器的一實施例的電路示意圖；及

圖9顯示本發明位線多工系統的一實施例的方塊示意圖。

主要元件符號說明

11??只讀存儲器??????????12??行解碼器

13??列解碼器及多工器????20??位線多工器

21??晶體管組????????????22??選擇晶體管

23??第三晶體管??????????24??第四晶體管

25??第五晶體管??????????30??位線多工器

31??晶體管組????????????32??選擇晶體管

33??第三晶體管??????????34??第四晶體管

35??第五晶體管??????????50??位線多工器

60??位線多工器??????????41??存儲單元

42??節點????????????????43??預充電晶體管

44??輸出閂鎖器??????????70??位線多工系統

71??開關????????????????72??位線多工器

81??只讀存儲器??????????82??輸出閂鎖器

211?第一晶體管??????????212?第二晶體管

213?第一晶體管的柵極????214?第一晶體管的源極

215?第一晶體管的漏極????216?第二晶體管的柵極

217?第二晶體管的源極????218?第二晶體管的漏極

221?選擇晶體管的柵極????222?選擇晶體管的源極

223?選擇晶體管的漏極????231?第三晶體管的柵極

232?第三晶體管的源極????233?第三晶體管的漏極

241?第四晶體管的柵極????242?第四晶體管的源極

243?第四晶體管的漏極????251?第五晶體管的柵極

252?第五晶體管的源極????253?第五晶體管的漏極