[發明專利]用于接地參考單端存儲器互連的系統

有效

• 申請號: 201410132075.5
• 申請日: 2014-04-03
• 公開（公告）號: CN104102616B
• 公開（公告）日: 2017-07-28
• 發明（設計）人: 威廉·J·達利;約翰·W·波爾頓;托馬斯·黑斯廷斯·格里爾三世;布魯切克·庫都·海勒尼;卡爾·托馬斯·格雷
• 申請（專利權）人: 輝達公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F13/40
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 謝栒,張瑋

技術領域

本發明涉及數字信令，并且更具體地，涉及接地參考單端信令。

背景技術

連續幾代的計算系統典型地要求較高性能以及在許多情況下經減小的大小和經降低的整體功耗。典型的計算系統包括中央處理單元、圖形處理單元以及高容量存儲器子系統，諸如一個或多個動態隨機存取存儲器(DRAM)設備。為了達到高水平的集成和小型化，常規計算系統將一個或多個通用中央處理單元(CPU)核心和一個或多個圖形處理單元(GPU)核心集成在耦連到一個或多個DRAM芯片的單個處理器系統芯片上。典型地實現一個或多個層級的高速的高速緩存存儲器以降低與訪問存儲在DRAM中的數據相關聯的相對長的平均時延。第一級高速緩存典型地布置為物理上緊密靠近處理器系統芯片內的每個核心，以提供對經高速緩存的數據的相對快速的訪問。附加的高速緩存存儲器級可以以離每個核心增加的物理距離集成在處理器系統芯片中，以在每個第一級高速緩存與DRAM之間提供較大但典型地稍慢的高速緩存存儲器池。

常規的片上互連信令表征為具有相對慢的傳播速度，即使是在較高的金屬水平下。對于將處理器核心互連到高速緩存存儲器所要求的較長片上跡線(trace)而言，相對慢的傳播速度變得日益顯著。因此，高速緩存存儲器與相關的處理器核心之間的增加的物理距離也增加訪問時延，其可導致系統性能的整體降低。

因此，存在對于改進信令和/或與現有技術相關聯的其他問題的需要。

發明內容

提供了用于傳送信號的系統。系統包括第一處理單元、高速緩存存儲器以及封裝。第一處理單元包括第一接地參考單端信令(GRS)接口電路，并且第二處理單元包括第二GRS接口電路。高速緩存存儲器包括第三和第四GRS接口電路。封裝包括將第一GRS接口耦連到第三GRS接口并且將第二GRS接口耦連到第四GRS接口的一個或多個電跡線，其中第一GRS接口電路、第二GRS接口、第三GRS接口和第四GRS接口電路每個配置為通過將一個跡線與接地網絡之間的電容器放電來沿一個或多個電跡線中的一個跡線傳送脈沖。

附圖說明

圖1A示出根據一個實施例的接地參考單端信令(GRS)系統，其基于飛跨電容器電荷泵實現GRS傳送器；

圖1B示出根據一個實施例的、預充電狀態和兩個不同的數據依賴型驅動狀態中的數據驅動器的操作；

圖1C示出根據一個實施例的、基于雙電容器式電荷泵實現GRS傳送器的GRS系統；

圖1D示出根據一個實施例的、預充電狀態中的數據驅動器的操作；

圖1E示出根據一個實施例的、不同的數據依賴型驅動狀態中的數據驅動器的操作；

圖1F示出根據一個實施例的、基于飛跨電容器電荷泵的接地參考單端數據驅動器的操作；

圖1G示出根據一個實施例的、基于雙電容器式電荷泵的接地參考單端數據驅動器的操作；

圖2A示出根據一個實施例的示例性接地參考單端接收器；

圖2B示出根據一個實施例的、配置為解多路復用傳入數據的示例性接地參考單端接收器；

圖3示出根據一個實施例的、配置為實現接地參考單端信令的示例性收發器對；

圖4A示出根據一個實施例的、配置為通過信號線將兩個芯片互連的多芯片模塊封裝的橫截面；

圖4B示出根據一個實施例的、配置為通過嵌入多芯片模塊封裝內的信號線傳送數據的接地參考單端信令系統；

圖5A示出根據一個實施例的、包括與兩個存儲器電路互連以形成點對點拓撲的兩個處理器的多芯片模塊；

圖5B示出根據一個實施例的、包括經互連以形成點對點拓撲的兩個或更多個存儲器庫和兩個或更多個處理器核心的多芯片模塊；

圖5C示出根據一個實施例的、包括通過路由(router)電路與兩個存儲器電路互連的兩個處理器的多芯片模塊；

圖5D示出根據一個實施例的、包括通過兩個路由電路的網絡與四個存儲器電路互連的四個處理器的多芯片模塊；

圖5E更詳細地示出根據一個實施例的路由電路；

圖5F示出根據一個實施例的、通過多芯片模塊封裝耦連到存儲器電路的多芯片模塊內的處理器的橫截面視圖；

圖5G示出根據一個實施例的、用于組織存儲器芯片信號用于堆疊的示例性技術；以及

圖6示出在其中可實現各先前實施例的各架構和/或功能性的示例性系統。

具體實施方式