[發明專利]用于接地參考單端存儲器互連的系統

有效

• 申請號: 201410132075.5
• 申請日: 2014-04-03
• 公開（公告）號: CN104102616B
• 公開（公告）日: 2017-07-28
• 發明（設計）人: 威廉·J·達利;約翰·W·波爾頓;托馬斯·黑斯廷斯·格里爾三世;布魯切克·庫都·海勒尼;卡爾·托馬斯·格雷
• 申請（專利權）人: 輝達公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F13/40
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 謝栒,張瑋

1.一種用于接地參考單端存儲器互連的系統，包括：

第一處理單元，其包括第一接地參考單端信令(GRS)接口電路；

第一高速緩存存儲器，其包括第二GRS接口電路；以及

多芯片模塊(MCM)封裝，其配置為包括接地網絡和將所述第一GRS接口電路耦連到所述第二GRS接口電路的一個或多個電跡線，

其中所述第一GRS接口電路和所述第二GRS接口電路每個配置為通過將所述一個跡線與所述接地網絡之間的電容器放電來沿所述一個或多個電跡線中的一個跡線傳送脈沖，并且與傳送脈沖相關聯的電流在所述一個跡線和所述接地網絡之間被本地平衡。

2.根據權利要求1所述的系統，其中所述電容器上帶正電荷的節點耦連到所述一個跡線并且所述電容器上帶負電荷的節點耦連到所述接地網絡以生成表示邏輯值1的脈沖。

3.根據權利要求1所述的系統，其中所述電容器上帶負電荷的節點耦連到所述一個跡線并且所述電容器上帶正電荷的節點耦連到所述接地網絡以生成表示邏輯值0的脈沖。

4.根據權利要求1所述的系統，其中所述第一高速緩存存儲器包括制造為包括兩個或更多個穿片通孔的存儲器芯片的堆疊。

5.根據權利要求4所述的系統，其中所述第一高速緩存存儲器包括存儲器芯片堆疊，并且其中所述存儲器芯片堆疊的第一存儲器芯片被制造為包括耦接至所述第一存儲器芯片內的電路的第一穿片通孔，并且其中第二穿片通孔被配置為通過所述第一存儲器芯片耦接直通信號，并且其中當所述第一存儲器芯片圍繞著旋轉中心旋轉一百八十度時，所述第一穿片通孔被布置在本質上與所述第二穿片通孔重疊的位置上。

6.根據權利要求5所述的系統，其中所述存儲器芯片的堆疊還包括第二存儲器芯片，所述第二存儲器芯片被配置為包括所述第二GRS接口電路，并且其中所述第二GRS接口電路被耦接至直通信號。

7.根據權利要求1所述的系統，其中所述第一高速緩存存儲器包括靜態隨機存取存儲器(SRAM)。

8.根據權利要求1所述的系統，其中所述第一GRS接口電路包括雙向收發器電路。

9.根據權利要求8所述的系統，其中所述雙向收發器電路配置為串行化出站數據并且解串行化入站數據。

10.根據權利要求1所述的系統，進一步包括第二處理單元，所述第二處理單元包括第三GRS接口電路，并且其中所述第一高速緩存存儲器進一步包括第四GRS接口電路，并且所述一個或多個電跡線將所述第三GRS接口電路耦連到所述第四GRS接口電路。

11.根據權利要求10所述的系統，進一步包括第二高速緩存存儲器，所述第二高速緩存存儲器包括第五GRS接口電路和第六GRS接口電路，其中所述第一處理單元包括第七GRS接口電路并且所述第二處理單元包括第八GRS接口電路，所述一個或多個電跡線將所述第七GRS接口電路耦連到所述第五GRS接口電路，并且將所述第八GRS接口電路耦連到所述第六GRS接口電路。

12.根據權利要求10所述的系統，其中所述第一處理單元包括中央處理單元，并且所述第二處理單元包括圖形處理單元。

13.根據權利要求1所述的系統，其中所述一個或多個電跡線通過第一路由電路將所述第一GRS接口電路互連到所述第二GRS接口電路。

14.根據權利要求13所述的系統，其中所述第一路由電路配置為將數據從入站GRS接口電路傳送到出站GRS接口電路。

15.根據權利要求14所述的系統，其中所述第一路由電路配置為通過第三GRS接口電路將數據傳送到第二路由電路。

16.根據權利要求13所述的系統，進一步包括耦連到所述第一路由電路的第二高速緩存存儲器。

17.根據權利要求1所述的系統，其中所述第一高速緩存存儲器包括多個庫以及耦連在第一庫與所述第二GRS接口電路之間的仲裁電路。

18.根據權利要求1所述的系統，其中所述封裝包括有機襯底。

19.根據權利要求1所述的系統，其中所述封裝包括硅襯底。