[發(fā)明專利]用于接地參考單端存儲(chǔ)器互連的系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410132075.5
• 申請(qǐng)日: 2014-04-03
• 公開(kāi)（公告）號(hào): CN104102616B
• 公開(kāi)（公告）日: 2017-07-28
• 發(fā)明（設(shè)計(jì)）人: 威廉·J·達(dá)利;約翰·W·波爾頓;托馬斯·黑斯廷斯·格里爾三世;布魯切克·庫(kù)都·海勒尼;卡爾·托馬斯·格雷
• 申請(qǐng)（專利權(quán)）人: 輝達(dá)公司
• 主分類號(hào): G06F13/42
• 分類號(hào): G06F13/42;G06F13/40
• 代理公司: 北京市磐華律師事務(wù)所11336
• 代理人: 謝栒,張瑋

1.一種用于接地參考單端存儲(chǔ)器互連的系統(tǒng)，包括：

第一處理單元，其包括第一接地參考單端信令(GRS)接口電路；

第一高速緩存存儲(chǔ)器，其包括第二GRS接口電路；以及

多芯片模塊(MCM)封裝，其配置為包括接地網(wǎng)絡(luò)和將所述第一GRS接口電路耦連到所述第二GRS接口電路的一個(gè)或多個(gè)電跡線，

其中所述第一GRS接口電路和所述第二GRS接口電路每個(gè)配置為通過(guò)將所述一個(gè)跡線與所述接地網(wǎng)絡(luò)之間的電容器放電來(lái)沿所述一個(gè)或多個(gè)電跡線中的一個(gè)跡線傳送脈沖，并且與傳送脈沖相關(guān)聯(lián)的電流在所述一個(gè)跡線和所述接地網(wǎng)絡(luò)之間被本地平衡。

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述電容器上帶正電荷的節(jié)點(diǎn)耦連到所述一個(gè)跡線并且所述電容器上帶負(fù)電荷的節(jié)點(diǎn)耦連到所述接地網(wǎng)絡(luò)以生成表示邏輯值1的脈沖。

3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述電容器上帶負(fù)電荷的節(jié)點(diǎn)耦連到所述一個(gè)跡線并且所述電容器上帶正電荷的節(jié)點(diǎn)耦連到所述接地網(wǎng)絡(luò)以生成表示邏輯值0的脈沖。

4.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一高速緩存存儲(chǔ)器包括制造為包括兩個(gè)或更多個(gè)穿片通孔的存儲(chǔ)器芯片的堆疊。

5.根據(jù)權(quán)利要求4所述的系統(tǒng)，其中所述第一高速緩存存儲(chǔ)器包括存儲(chǔ)器芯片堆疊，并且其中所述存儲(chǔ)器芯片堆疊的第一存儲(chǔ)器芯片被制造為包括耦接至所述第一存儲(chǔ)器芯片內(nèi)的電路的第一穿片通孔，并且其中第二穿片通孔被配置為通過(guò)所述第一存儲(chǔ)器芯片耦接直通信號(hào)，并且其中當(dāng)所述第一存儲(chǔ)器芯片圍繞著旋轉(zhuǎn)中心旋轉(zhuǎn)一百八十度時(shí)，所述第一穿片通孔被布置在本質(zhì)上與所述第二穿片通孔重疊的位置上。

6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述存儲(chǔ)器芯片的堆疊還包括第二存儲(chǔ)器芯片，所述第二存儲(chǔ)器芯片被配置為包括所述第二GRS接口電路，并且其中所述第二GRS接口電路被耦接至直通信號(hào)。

7.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一高速緩存存儲(chǔ)器包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。

8.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一GRS接口電路包括雙向收發(fā)器電路。

9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中所述雙向收發(fā)器電路配置為串行化出站數(shù)據(jù)并且解串行化入站數(shù)據(jù)。

10.根據(jù)權(quán)利要求1所述的系統(tǒng)，進(jìn)一步包括第二處理單元，所述第二處理單元包括第三GRS接口電路，并且其中所述第一高速緩存存儲(chǔ)器進(jìn)一步包括第四GRS接口電路，并且所述一個(gè)或多個(gè)電跡線將所述第三GRS接口電路耦連到所述第四GRS接口電路。

11.根據(jù)權(quán)利要求10所述的系統(tǒng)，進(jìn)一步包括第二高速緩存存儲(chǔ)器，所述第二高速緩存存儲(chǔ)器包括第五GRS接口電路和第六GRS接口電路，其中所述第一處理單元包括第七GRS接口電路并且所述第二處理單元包括第八GRS接口電路，所述一個(gè)或多個(gè)電跡線將所述第七GRS接口電路耦連到所述第五GRS接口電路，并且將所述第八GRS接口電路耦連到所述第六GRS接口電路。

12.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述第一處理單元包括中央處理單元，并且所述第二處理單元包括圖形處理單元。

13.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述一個(gè)或多個(gè)電跡線通過(guò)第一路由電路將所述第一GRS接口電路互連到所述第二GRS接口電路。

14.根據(jù)權(quán)利要求13所述的系統(tǒng)，其中所述第一路由電路配置為將數(shù)據(jù)從入站GRS接口電路傳送到出站GRS接口電路。

15.根據(jù)權(quán)利要求14所述的系統(tǒng)，其中所述第一路由電路配置為通過(guò)第三GRS接口電路將數(shù)據(jù)傳送到第二路由電路。

16.根據(jù)權(quán)利要求13所述的系統(tǒng)，進(jìn)一步包括耦連到所述第一路由電路的第二高速緩存存儲(chǔ)器。

17.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一高速緩存存儲(chǔ)器包括多個(gè)庫(kù)以及耦連在第一庫(kù)與所述第二GRS接口電路之間的仲裁電路。

18.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述封裝包括有機(jī)襯底。

19.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述封裝包括硅襯底。