[發明專利]一種抗單粒子翻轉和單粒子瞬態脈沖的觸發器設計方法

有效

• 申請號: 201410126618.2
• 申請日: 2014-03-31
• 公開（公告）號: CN103888106B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 周國昌;巨艇;賴曉玲;王軒;張健
• 申請（專利權）人: 西安空間無線電技術研究所
• 主分類號: H03K3/3562
• 分類號: H03K3/3562
• 代理公司: 中國航天科技專利中心11009
• 代理人: 安麗

技術領域

本發明涉及一種抗單粒子翻轉和單粒子瞬態脈沖的觸發器設計方法，屬于CMOS集成電路空間單粒子效應防護技術。

背景技術

在空間輻射環境下，CMOS集成電路易受到單粒子翻轉和單粒子瞬態的影響，可導致器件功能異常。圖1是一個CMOS反相器的剖面圖，若其輸入端接低電平時，則輸出為高電平。當有高能離子穿過器件時，在其路徑上會產生電子-空穴對。在電場的作用下，空穴向NMOS晶體管的源端漂移，而電子向NMOS晶體管的漏端漂移。當這些電子積累到一定程度時，就會將漏端的電位由高拉向低，使其輸出端邏輯由1變成0，輸出一個錯誤電平值。

如果這個錯誤電平，通過電路反饋回來，導致在單粒子結束后，該點的錯誤電壓無法恢復，造成功能錯誤，即發生單粒子翻轉效應（SEU）。SEU一般發生在觸發器和存儲器件中。

如果該電路沒有反饋回路，當單粒子輻射消失后，由于反相器輸入端強制接在低電平，經過一段時間后，其輸出端又會回到高電平。這種現象稱為單粒子瞬變效應（SET）。SET一般發生在組合電路中，但是SET所引起的錯誤可能被觸發器或存儲器采樣，從而引起SEU。

目前針對觸發器單元的抗SEU電路級加固相關技術大多基于傳統的雙互鎖存單元（DICE）結構，而傳統的DICE結構中時鐘信號易受到SET擾動，會導致觸發器錯誤的時刻意外捕獲數據；同時，該結構對于數據輸入端的SET防護能力較弱，會導致觸發器采集到錯誤的數據。

發明內容

本發明技術解決問題：克服現有技術的不足，提供一種抗單粒子翻轉和單粒子瞬態脈沖的觸發器設計方法，避免時鐘交疊發生，并減小功耗開銷，進一步提升了觸發器單元抗SEU/SET的能力，實現代價小、可靠性高。

本發明技術解決方案：一種抗單粒子翻轉和單粒子瞬態脈沖的觸發器設計方法，實現步驟如下：

第一步，電路加固設計

基于DICE結構，采用0.13um體硅CMOS工藝，設計帶延遲濾波的冗余時鐘DICE觸發器電路，所述帶延遲濾波的冗余時鐘DICE觸發器電路由延遲濾波電路和DICE觸發器電路組成，延遲濾波電路的輸出與DICE觸發器電路的數據輸入端相連；所述延遲濾波電路由延遲單元和濾波電路兩部分組成，利用延遲單元對輸入的數據在前后800ps時刻分別進行取樣，若這幾個時刻輸入不同，則說明數據受到SET擾動，則由濾波電路（C-element）進行比較表決，從而忽略擾動，維持之前的狀態，降低了DICE觸發器電路數據端受SET的影響,該電路結構的實現開銷小，防護效果好；

所述DICE觸發器電路包括數據輸入端、數據輸出端、冗余傳輸電路、兩路冗余時鐘、主鎖存單元和從鎖存單元；其中數據輸入端在時鐘的上升沿采樣觸發器輸入的數據，輸出連接主鎖存單元和冗余的傳輸電路；主鎖存單元在時鐘處于高電平時，對采樣的數據狀態進行維持，并通過冗余傳輸電路將數據給到數據輸出端進行輸出；從鎖存單元與主鎖存單元之間通過冗余傳輸電路相連，在時鐘處于低電平時，從鎖存單元對采樣的數據狀態進行維持，并將數據給到數據輸出端進行輸出；兩路冗余時鐘為觸發器各部分結構提供時序控制；

數據輸入端采用C2MOS電路結構代替傳統結構中的傳輸門，避免時鐘交疊發生，并減小功耗開銷；

采用兩路冗余時鐘設計，分別為CK1和CK2，通過兩級相同的反相器后作為觸發器的時鐘輸入，相對獨立的時鐘信號增強了抗單粒子瞬態脈沖的能力；

主鎖存單元和從鎖存單元均采用DICE，即雙互鎖存儲結構，主鎖存單元包括四個相關的存儲節點MA、MB、MC、MD，其中MA和MC存儲相同的邏輯值，稱為一對主敏感節點，MB和MD存儲相同的邏輯值，稱為一對主敏感節點；其中MA和MB、MD存儲不同的邏輯值，稱為從敏感節點，MC和MB、MD存儲不同的邏輯值，稱為從敏感節點；

從鎖存單元包括四個相關的存儲節點SA、SB、SC、SD，其中SA和SC存儲相同的邏輯值，稱為一對主敏感節點，SB和SD存儲相同的邏輯值，稱為一對主敏感節點；其中SA和SB、SD存儲不同的邏輯值，稱為從敏感節點，SC和SB、SD存儲不同的邏輯值，稱為從敏感節點；

主鎖存單元和從鎖存單元之間，采用了結構相同的冗余傳輸電路，避免主級中的SET傳播到從級；

DICE觸發器的數據通過連接反相器輸出，這種結構不僅可以使DICE觸發器與外部負載隔離，并且可以提高輸出的驅動能力，避免觸發器內部晶體管采用過大的設計尺寸，減小了面積和功耗；

第二步，版圖加固設計

（1）增加DICE觸發器電路中存儲節點之間的距離