[發(fā)明專利]一種抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)脈沖的觸發(fā)器設(shè)計方法

有效

• 申請?zhí)枺?/td>: 201410126618.2
• 申請日: 2014-03-31
• 公開（公告）號: CN103888106B
• 公開（公告）日: 2017-01-11
• 發(fā)明（設(shè)計）人: 周國昌;巨艇;賴曉玲;王軒;張健
• 申請（專利權(quán)）人: 西安空間無線電技術(shù)研究所
• 主分類號: H03K3/3562
• 分類號: H03K3/3562
• 代理公司: 中國航天科技專利中心11009
• 代理人: 安麗

1.一種抗單粒子翻轉(zhuǎn)和單粒子瞬態(tài)脈沖的觸發(fā)器設(shè)計方法，其特征在于實(shí)現(xiàn)步驟如下：

第一步，電路加固設(shè)計

基于DICE結(jié)構(gòu)，采用0.13um體硅CMOS工藝，設(shè)計帶延遲濾波的冗余時鐘DICE觸發(fā)器電路，所述帶延遲濾波的冗余時鐘DICE觸發(fā)器電路由延遲濾波電路和DICE觸發(fā)器電路組成，延遲濾波電路的輸出與DICE觸發(fā)器電路的數(shù)據(jù)輸入端相連；所述延遲濾波電路由延遲單元和濾波電路兩部分組成，利用延遲單元對輸入的數(shù)據(jù)在前后800ps時刻分別進(jìn)行取樣，若這幾個時刻輸入不同，則說明數(shù)據(jù)受到SET擾動，則由濾波電路（C-element）進(jìn)行比較表決；

所述DICE觸發(fā)器電路包括數(shù)據(jù)輸入端、數(shù)據(jù)輸出端、冗余傳輸電路、兩路冗余時鐘、主鎖存單元和從鎖存單元；其中數(shù)據(jù)輸入端在時鐘的上升沿采樣觸發(fā)器輸入的數(shù)據(jù)，輸出連接主鎖存單元和冗余的傳輸電路；主鎖存單元在時鐘處于高電平時，對采樣的數(shù)據(jù)狀態(tài)進(jìn)行維持，并通過冗余傳輸電路將數(shù)據(jù)給到數(shù)據(jù)輸出端進(jìn)行輸出；從鎖存單元與主鎖存單元之間通過冗余傳輸電路相連，在時鐘處于低電平時，從鎖存單元對采樣的數(shù)據(jù)狀態(tài)進(jìn)行維持，并將數(shù)據(jù)給到數(shù)據(jù)輸出端進(jìn)行輸出；兩路冗余時鐘為觸發(fā)器各部分結(jié)構(gòu)提供時序控制；

數(shù)據(jù)輸入端采用C2MOS電路結(jié)構(gòu)代替?zhèn)鹘y(tǒng)結(jié)構(gòu)中的傳輸門；

采用兩路冗余時鐘設(shè)計，分別為CK1和CK2，通過兩級相同的反相器后作為觸發(fā)器的時鐘輸入；

主鎖存單元和從鎖存單元均采用DICE，即雙互鎖存儲結(jié)構(gòu)，主鎖存單元包括四個相關(guān)的存儲節(jié)點(diǎn)MA、MB、MC、MD，其中MA和MC存儲相同的邏輯值，稱為一對主敏感節(jié)點(diǎn)，MB和MD存儲相同的邏輯值，稱為一對主敏感節(jié)點(diǎn)；其中MA和MB、MD存儲不同的邏輯值，稱為從敏感節(jié)點(diǎn)，MC和MB、MD存儲不同的邏輯值，稱為從敏感節(jié)點(diǎn)；

從鎖存單元包括四個相關(guān)的存儲節(jié)點(diǎn)SA、SB、SC、SD，其中SA和SC存儲相同的邏輯值，稱為一對主敏感節(jié)點(diǎn)，SB和SD存儲相同的邏輯值，稱為一對主敏感節(jié)點(diǎn)；其中SA和SB、SD存儲不同的邏輯值，稱為從敏感節(jié)點(diǎn)，SC和SB、SD存儲不同的邏輯值，稱為從敏感節(jié)點(diǎn)；

主鎖存單元和從鎖存單元之間，采用了結(jié)構(gòu)相同的冗余傳輸電路；

DICE觸發(fā)器的數(shù)據(jù)通過連接反相器輸出；

第二步，版圖加固設(shè)計

（1）增加DICE觸發(fā)器電路中存儲節(jié)點(diǎn)之間的距離

在DICE觸發(fā)器電路的結(jié)構(gòu)版圖中設(shè)計一對主敏感節(jié)點(diǎn)的距離大于11um，一對從敏感節(jié)點(diǎn)距離大于5um；

（2）減小漏區(qū)面積；

采用的標(biāo)準(zhǔn)單元高度為4.0μm，相當(dāng)于10個金屬1的節(jié)寬。