[發明專利]一種靜態隨機存儲器及其位線預充電自定時電路

有效

• 申請號: 201410126313.1
• 申請日: 2014-03-31
• 公開（公告）號: CN103943142B
• 公開（公告）日: 2017-02-08
• 發明（設計）人: 熊保玉;拜福君
• 申請（專利權）人: 西安紫光國芯半導體有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 西安西交通盛知識產權代理有限責任公司61217
• 代理人: 王萌

【技術領域】

本發明涉及靜態隨機存儲器設計領域，特別涉及一種靜態隨機存儲器及其位線預充電自定時電路。?

【背景技術】

根據國際半導體技術藍圖(ITRS)預測，靜態隨機存儲器的面積將越來越大，到2015年，將占到整個片上系統(SOC)面積的94％以上。隨著工藝技術的不斷演進，半導體器件尺寸的不斷縮小，本地和全局的工藝偏差，對集成電路的性能，可靠性造成的影響越來越大。?

請參閱圖1所示，圖1為典型靜態隨機存儲器數據通路原理圖。該典型數據通路包括位線預充電與均衡電路，存儲單元，靈敏放大器和寫驅動器。?

預充電與均衡電路由PMOS晶體管101，102，103構成。存儲單元由一對交叉耦合的反相器105、107以及NMOS傳輸管104,106構成。靈敏放大器和寫驅動器108如圖1所示。?

在靜態隨機存儲器的讀寫操作開始之前，必須對位線111(BL)和位線反112(BLB)進行預充電操作，使其達到位線預充電電平(本原理圖中為VDD)。位線預充電操作時，字線110(WL)關閉，存儲單元處于保持模式。預充電信號109(PRE_N)有效(低電平有效)，PMOS管101,102其中的一個會對位線111(BL)和位線反112(BLB)中為低電平的一端充電，使其電平拉高到預充電電平。預充電的時間為預充電信號109(PRE_N)的有效時間決定。?

預充電操作完成后，預充電信號109(PRE_N)的無效，根據字線110(WL)譯碼結果和靈敏放大器使能113(SAE)和寫驅動器使能114(WE)的值，對相應的存儲單元進行讀或寫操作，寫入數據115(D)被寫入相應的存儲單元或者存儲單元中的值出現在讀出數據116(Q)端。?

請參閱圖2所示，圖2為基于反相器鏈延時的位線預充電信號產生電路原理圖。該電路由反相器鏈204和兩輸入與非門205構成。反相器鏈由奇數個反相器201～203構成。該電路產生的位線預充電信號109(PRE_N)的下降沿由本地時鐘206(LCLK)的上升沿和兩輸入與非門205的高到低傳播延時決定，下降沿由反相器鏈204的由高到低的傳播延時和兩輸入與非門205的由低到高的傳播延時決定，脈沖寬度由反向器鏈204的由高到低的傳播延時。通過調整反相器鏈204中反相器的個數(保證奇數個)，可以得到脈沖寬度不同的位線預充電信號109(PRE_N)。?

如圖2所示，傳統的基于反相器鏈延時產生的預充電信號，對于工藝電壓溫度(PVT)環境比較敏感，因此在設計時需要留出許多裕量，對靜態存儲器的讀寫訪問時間和最小時鐘周期會有負面影響。因此，設計一個對于工藝電壓溫度不敏感的預充電信號自定時電路是很有意義的。?

【發明內容】

本發明的目的在于提出一種靜態隨機存儲器及其位線預充電自定時電路，該位線預充電自定時電路通過模擬正常位線的預充電過程，為靜態隨機存儲器在不同工藝電壓溫度下的位線預充電操作提供精確的自定時。?

為了實現上述目的，本發明采用如下技術方案：?

一種靜態隨機存儲器，包括譯碼器、存儲陣列、復制單元、控制電路與預譯碼器、位線預充電與均衡電路、復制位線預充電電路、狀態機電路和靈敏放大器與寫驅動器；?

譯碼器通過多條字線連接存儲陣列，譯碼器還通過多條預譯碼器輸出連接控制電路與預譯碼器；?

存儲陣列通過多條位線連接位線預充電與均衡電路和靈敏放大器與寫驅動器；?

復制單元通過復制位線連接復制位線預充電電路和狀態機電路；?

控制電路與預譯碼器通過本地時鐘連接狀態機電路；控制電路與預譯碼器還通過靈敏放大器使能和寫驅動器使能連接靈敏放大器與寫驅動器；?

位線預充電與均衡電路通過復制預充電信號連接狀態機電路和復制位線預充電電路，位線預充電與均衡電路還通過位線預充電信號連接狀態機電路。?

本發明進一步的改進在于：所述復制單元，模擬正常位線上的負載，為復制位線提供負載。?

本發明進一步的改進在于：所述復制位線預充電電路，模擬正常位線的預充電路，對復制位線進行預充電和復位操作。?

本發明進一步的改進在于：所述狀態機電路，控制復制位線預充電操作的開始與結束的狀態轉換，為正常位線預充電操作產生自定時信號。?