[發明專利]一種靜態隨機存儲器及其位線預充電自定時電路

有效

• 申請號: 201410126313.1
• 申請日: 2014-03-31
• 公開（公告）號: CN103943142B
• 公開（公告）日: 2017-02-08
• 發明（設計）人: 熊保玉;拜福君
• 申請（專利權）人: 西安紫光國芯半導體有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 西安西交通盛知識產權代理有限責任公司61217
• 代理人: 王萌

1.一種靜態隨機存儲器，其特征在于，包括譯碼器、存儲陣列、復制單元、控制電路與預譯碼器、位線預充電與均衡電路、復制位線預充電電路、狀態機電路和靈敏放大器與寫驅動器；?

譯碼器通過多條字線(WL)連接存儲陣列，譯碼器還通過多條預譯碼器輸出(PRE_DEC)連接控制電路與預譯碼器；?

存儲陣列通過多條位線(BL)連接位線預充電與均衡電路和靈敏放大器與寫驅動器；?

復制單元通過復制位線(DBL)連接復制位線預充電電路和狀態機電路；?

控制電路與預譯碼器通過本地時鐘(LCLK)連接狀態機電路；控制電路與預譯碼器還通過靈敏放大器使能(SAE)和寫驅動器使能(WE)連接靈敏放大器與寫驅動器；?

位線預充電與均衡電路通過復制預充電信號(DPRE_N)連接狀態機電路和復制位線預充電電路，位線預充電與均衡電路還通過位線預充電信號(PRE_N)連接狀態機電路。?

2.根據權利要求1所述的靜態隨機存儲器，其特征在于，所述復制單元，模擬正常位線上的負載，為復制位線提供負載。?

3.根據權利要求1所述的靜態隨機存儲器，其特征在于，所述復制位線預充電電路，模擬正常位線的預充電路，對復制位線進行預充電和復位操作。?

4.根據權利要求1所述的靜態隨機存儲器，其特征在于，所述狀態機電路，控制復制位線預充電操作的開始與結束的狀態轉換，為正常位線預充電操作產生自定時信號。?

5.根據權利要求1所述的靜態隨機存儲器，其特征在于，復制單元由N個并連在復制位線(DBL)上的子復制單元組成；子復制單元包括PMOS上拉管(404)、NMOS下拉管(406)和NMOS訪問管(405)；PMOS上拉管(404)的源極接VDD，柵極接VSS；NMOS下拉管(406)的柵極接VSS，源極接地，漏極連接NMOS訪問管(405)的源極，NMOS訪問管(405)的漏極連接復制位線(DBL),NMOS訪問管(405)的柵極接VSS；子復制單元?模擬處于保持模式時的正常存儲單元，為復制位線(DBL)提供負載。?

6.根據權利要求1所述的靜態隨機存儲器，其特征在于，復制位線預充電電路由復制位線預充電PMOS晶體管(501)和復制位線復位NMOS管(502)組成；PMOS晶體管(501)的柵極連接復制位線預充電信號(DPRE_N)和NMOS管(502)的柵極，PMOS晶體管(501)的源極接VDD，PMOS晶體管(501)的漏極連接復制位線(DBL)和NMOS管(502)的漏極，NMOS管(502)的源極接地；當復制位線預充電信號(DPRE_N)為低電平時，復制位線預充電PMOS晶體管(501)打開，復制位線復位NMOS管(502)關閉，復制位線預充電PMOS晶體管(501)對復制位線(DBL)充電；當復制位線預充電信號(DPRE_N)為高電平時，復制位線預充電PMOS晶體管(501)關閉，復制位線復位NMOS管(502)打開，復制位線復位NMOS管(502)對復制位線(DBL)放電，將其復位至低電平。?

7.根據權利要求1所述的靜態隨機存儲器，其特征在于，狀態機由反相器(601)、第一或非門(602)、第二或非門(603)、與非門(604)和緩沖器(605)組成；本地時鐘LCLK連接反相器(601)的輸入端和與非門(604)的第一輸入端，反相器(601)的輸出端連接第一或非門(602)的第一輸入端，第一或非門(602)的輸出端連接第二或非門(603)的第一輸入端，復制位線(DBL)連接第二或非門(603)的第二輸入端；第二或非門(603)的輸出端連接第一或非門(602)的第二輸入端和與非門(604)的第二輸入端；與非門(604)的輸出端輸出復制位線預充電信號(DPRE_N)并連接緩沖器(605)的輸入端，緩沖器(605)的輸出端輸出位線預充電信號(PRE_N)；第一或非門602和第二或非門603構成RS-觸發器。?

8.一種靜態隨機存儲器的位線預充電自定時電路，其特征在于，該位線預充電自定時電路通過模擬正常位線的預充電過程，為靜態隨機存儲器在不同工藝電壓溫度下的位線預充電操作提供精確的自定時。?

9.一種靜態隨機存儲器的位線預充電自定時電路，其特征在于，包括復制單元、復制位?線預充電電路和狀態機電路；?

復制單元通過復制位線(DBL)連接復制位線預充電電路和狀態機電路；?

狀態機電路通過本地時鐘連接靜態隨機存儲器的控制電路與預譯碼器，狀態機電路還通過復制預充電信號(DPRE_N)連接位線預充電與均衡電路和復制位線預充電電路，狀態機電路還通過位線預充電信號(PRE_N)連接位線預充電與均衡電路；?

復制單元由N個并連在復制位線(DBL)上的子復制單元組成；子復制單元包括PMOS上拉管(404)、NMOS下拉管(406)和NMOS訪問管(405)；PMOS上拉管(404)的源極接VDD，柵極接VSS；NMOS下拉管(406)的柵極接VSS，源極接地，漏極連接NMOS訪問管(405)的源極，NMOS訪問管(405)的漏極連接復制位線(DBL),NMOS訪問管(405)的柵極接VSS；子復制單元模擬處于保持模式時的正常存儲單元，為復制位線(DBL)提供負載；?

復制位線預充電電路由復制位線預充電PMOS晶體管(501)和復制位線復位NMOS管(502)組成；PMOS晶體管(501)的柵極連接復制位線預充電信號(DPRE_N)和NMOS管(502)的柵極，PMOS晶體管(501)的源極接VDD，PMOS晶體管(501)的漏極連接復制位線(DBL)和NMOS管(502)的漏極，NMOS管(502)的源極接地；當復制位線預充電信號(DPRE_N)為低電平時，復制位線預充電PMOS晶體管(501)打開，復制位線復位NMOS管(502)關閉，復制位線預充電PMOS晶體管(501)對復制位線(DBL)充電；當復制位線預充電信號(DPRE_N)為高電平時，復制位線預充電PMOS晶體管(501)關閉，復制位線復位NMOS管(502)打開，復制位線復位NMOS管(502)對復制位線(DBL)放電，將其復位至低電平；?

狀態機由反相器(601)、第一或非門(602)、第二或非門(603)、與非門(604)和緩沖器(605)組成；本地時鐘LCLK連接反相器(601)的輸入端和與非門(604)的第一輸?入端，反相器(601)的輸出端連接第一或非門(602)的第一輸入端，第一或非門(602)的輸出端連接第二或非門(603)的第一輸入端，復制位線(DBL)連接第二或非門(603)的第二輸入端；第二或非門(603)的輸出端連接第一或非門(602)的第二輸入端和與非門(604)的第二輸入端；與非門(604)的輸出端輸出復制位線預充電信號(DPRE_N)并連接緩沖器(605)的輸入端，緩沖器(605)的輸出端輸出位線預充電信號(PRE_N)；第一或非門602和第二或非門603構成RS-觸發器。?