[發明專利]半導體器件及其制造方法

有效

• 申請號: 201410119387.2
• 申請日: 2014-03-27
• 公開（公告）號: CN104078462B
• 公開（公告）日: 2018-06-05
• 發明（設計）人: 李多淳;崔瑩石;樸廷珪;李吉浩;鄭顯泰;鄭明安;閔禹植;姜泌洆
• 申請（專利權）人: 美格納半導體有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/762;H01L21/764
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 顧晉偉;吳鵬章

提供了一種半導體器件及其制造方法。半導體器件包括：在襯底中的深溝槽；在深溝槽的側表面上的側壁絕緣膜；在側壁絕緣膜上的層間絕緣膜；以及在層間絕緣膜中的氣隙。

相關申請的交叉引用

本申請要求于2013年3月29日提交至韓國知識產權局的韓國專利申請第10-2013-0034805號的權益，為了所有目的將其全部公開內容通過引用合并到本文中。

技術領域

以下描述涉及半導體器件以及其制造方法，并且涉及在通過硅化物工藝于半導體襯底上形成器件結構(例如源極、漏極和柵極)之后，在半導體襯底上實施深溝槽隔離(DTI)工藝而制造的半導體器件，以及制造這樣的半導體器件的方法。

背景技術

電子技術的發展引起對小型多功能電子器件的需求增加。為此，出現了片上系統(SoC)技術。片上系統技術是指用于實現將多個器件集成到在單個芯片中的單個系統的技術。隨著MEMS(微電機系統)技術和NEMS(納米電機系統)技術的近期發展，已經進行了將各種器件實現為單個芯片的嘗試。

然而，當將多個器件集成到單個襯底上時，容易在器件之間發生干擾。例如，在一個器件的驅動中生成的熱可以通過襯底傳遞到另一器件，并且熱可能影響第二器件的操作。因而，器件之間的干擾可能導致整個產品的故障。

為了防止故障的發生，可以利用器件隔離結構將單個襯底上的器件中的每一個與其他器件電隔離。

用于形成器件隔離結構的技術的實例包括局部硅氧化(LOCOS)工藝、溝槽隔離工藝等。LOCOS工藝為包括以下步驟的隔離方法：用相對硬的材料如氮化硅層對襯底的表面施加掩模，并且在掩模的開口中熱生長厚氧化物層。溝槽隔離工藝為包括以下步驟的方法：在硅襯底中形成具有合適深度的溝槽并且用絕緣膜填充溝槽的內部以使器件彼此電隔離。另一種溝槽隔離工藝為用于對阱進行隔離的深溝槽隔離(DTI)工藝。

在用于形成器件隔離結構的各種技術之中，深溝槽隔離工藝經常應用于滿足半導體器件的高度集成的要求。通過使用深溝槽隔離結構(DTI結構)，可以減小晶體管的間距并且可以改進由于電流泄漏和過電流而導致器件特性下降的閂鎖。因此，DTI結構具有適于減小芯片的尺寸并且適于改進器件性能的特性。

在用于制造其中形成有DTI結構的半導體器件的制造工藝中，通常在使半導體襯底中形成LOCOS或淺溝槽(STI)的工藝之前實施DTI工藝。

附帶地，在制造用作高電壓功率器件的半導體器件如橫向雙重擴散金屬氧化物半導體(LDMOS)中，當在LOCOS工藝或形成柵電極的工藝之前實施DTI工藝時，可能出現各種問題。

例如，在半導體器件的制造工藝中，實施作為繼DTI工藝之后的工藝的多個退火工藝。因此，由退火工藝產生的熱應力可能影響通過DTI工藝在半導體襯底中形成的溝槽結構。

為了減少由熱應力產生的問題，可以實施用于釋放熱應力的許多另外工藝，而此另外工藝轉而可能帶來其他挑戰或問題。

專利文獻：韓國公開特許公報第2011-0030356號。

發明內容

在一個一般方面中，提供了一種半導體器件，包括：在襯底中的深溝槽；在深溝槽的側表面上的側壁絕緣膜；在側壁絕緣膜上的層間絕緣膜；以及在層間絕緣膜中的氣隙。

半導體器件的一般方面還可以包括：在襯底中的阱區；在阱區中的本體區和漏極區；以及在襯底上的柵電極區。

半導體器件的一般方面還可以包括形成在漏極區與深溝槽之間的淺溝槽。

淺溝槽可以為LOCOS溝槽，并且深溝槽可以為DTI結構。

半導體器件的一般方面還可以包括：在襯底上的絕緣膜；以及在絕緣膜上的硬掩模膜，其中層間絕緣膜形成在硬掩模膜上。