[發明專利]化合物半導體器件及其制造方法

有效

• 申請號: 201410116734.6
• 申請日: 2014-03-26
• 公開（公告）號: CN104112772B
• 公開（公告）日: 2018-01-12
• 發明（設計）人: 牧山剛三
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/06;H01L21/335
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 顧晉偉,吳鵬章

1.一種化合物半導體器件，包括：

襯底；

所述襯底上的氮化物的化合物半導體堆疊結構；

覆蓋所述化合物半導體堆疊結構的鈍化膜；

在所述化合物半導體堆疊結構上方的水平處的柵電極、源電極和漏電極；以及

含Si-C鍵的膜，所述含Si-C鍵的膜包含Si-C鍵并且包括在所述源電極和所述漏電極之間的部分，所述鈍化膜形成在所述含Si-C鍵的膜上方，以及所述部分沿厚度方向在所述柵電極的在所述漏電極一側的端部與所述化合物半導體堆疊結構之間并且與所述化合物半導體堆疊結構的上表面的至少一部分接觸，其中

所述化合物半導體堆疊結構含鎵原子，并且

所述化合物半導體堆疊結構中的所述鎵原子經由氧原子而與所述含Si-C鍵的膜中的硅原子鍵合。

2.根據權利要求1所述的化合物半導體器件，其中，

所述鈍化膜含硅原子，并且

所述鈍化膜中的所述硅原子經由氧原子而與所述含Si-C鍵的膜中的硅原子鍵合。

3.一種化合物半導體器件，包括：

襯底；

所述襯底上的氮化物的化合物半導體堆疊結構；

覆蓋所述化合物半導體堆疊結構的鈍化膜；

在所述化合物半導體堆疊結構上方的水平處的柵電極、源電極和漏電極；以及

含Si-C鍵的膜，所述含Si-C鍵的膜包含Si-C鍵并且包括在所述源電極和所述漏電極之間的部分，所述鈍化膜形成在所述含Si-C鍵的膜上方，以及所述部分沿厚度方向在所述柵電極的在所述漏電極一側的端部與所述化合物半導體堆疊結構之間并且與所述化合物半導體堆疊結構的上表面的至少一部分接觸，其中

所述鈍化膜含硅原子，并且

所述鈍化膜中的所述硅原子經由氧原子而與所述含Si-C鍵的膜中的硅原子鍵合。

4.根據權利要求1至3中任一項所述的化合物半導體器件，其中，所述含Si-C鍵的膜電絕緣于所述柵電極或所述漏電極或者所述柵電極和所述漏電極兩者。

5.根據權利要求1至3中任一項所述的化合物半導體器件，包括連接到所述源電極并且延伸到所述柵電極與所述漏電極之間的場板，

其中，所述含Si-C鍵的膜包括沿厚度方向在所述場板的所述漏電極一側的端部與所述化合物半導體堆疊結構之間的部分。

6.根據權利要求1至3中任一項所述的化合物半導體器件，其中，所述含Si-C鍵的膜包含甲基或羥基。

7.一種電源設備，包括：

根據權利要求1至6中任一項所述的化合物半導體器件。

8.一種放大器，包括：

根據權利要求1至6中任一項所述的化合物半導體器件。

9.一種制造化合物半導體器件的方法，所述方法包括：

在襯底之上形成氮化物的化合物半導體堆疊結構；

形成覆蓋所述化合物半導體堆疊結構的鈍化膜；

在所述化合物半導體堆疊結構上方的水平處形成柵電極、源電極和漏電極；以及

形成含Si-C鍵的膜，所述含Si-C鍵的膜包含Si-C鍵并且包括所述源電極和所述漏電極之間的部分，所述鈍化膜形成在所述含Si-C鍵的膜上方，所述部分沿厚度方向在所述柵電極的在所述漏電極一側的端部與所述化合物半導體堆疊結構之間并且與所述化合物半導體堆疊結構的上表面的至少一部分接觸，其中

所述形成含Si-C鍵的膜包括：

施加化學合成旋涂玻璃試劑；以及

固化所述化學合成旋涂玻璃試劑。

10.根據權利要求9所述的方法，包括形成連接到所述源電極并且延伸到所述柵電極與所述漏電極之間的場板，

其中，所述含Si-C鍵的膜包括沿厚度方向在所述場板的所述漏電極一側的端部與所述化合物半導體堆疊結構之間的部分。

11.根據權利要求9至10中任一項所述的方法，其中，

所述化合物半導體堆疊結構包含鎵原子，并且

所述化合物半導體堆疊結構中的所述鎵原子經由氧原子與所述含Si-C鍵的膜中的硅原子鍵合。

12.根據權利要求9至10中任一項所述的方法，其中，

所述鈍化膜含硅原子，并且，

所述鈍化膜中的所述硅原子經由氧原子而與所述含Si-C鍵的膜中的硅原子鍵合。

13.根據權利要求9至10中任一項所述的方法，其中，所述含Si-C鍵的膜電絕緣于所述柵電極或所述漏電極或者所述柵電極和所述漏電極兩者。