[發(fā)明專利]一種半導(dǎo)體器件的制備方法

有效

• 申請?zhí)枺?/td>: 201410116267.7
• 申請日: 2014-03-26
• 公開（公告）號: CN104952797B
• 公開（公告）日: 2019-01-18
• 發(fā)明（設(shè)計）人: 韋慶松;于書坤
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

1.一種半導(dǎo)體器件的制備方法，包括：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有虛擬柵極，所述虛擬柵極側(cè)壁上形成有間隙壁，所述虛擬柵極上方形成有硬掩膜層；

執(zhí)行自對準(zhǔn)硅化物工藝，以在所述半導(dǎo)體襯底上形成自對準(zhǔn)硅化物；

執(zhí)行SPT預(yù)處理步驟，以去除在所述自對準(zhǔn)硅化物工藝和SPT之間在所述間隙壁以及所述硬掩膜層上氧化形成的氧化物層；或控制所述自對準(zhǔn)硅化物工藝到SPT工藝步驟的等待時間，以減少氧化形成的所述氧化物層的形成量；

執(zhí)行SPT工藝步驟。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述SPT預(yù)處理步驟中，控制所述自對準(zhǔn)硅化物工藝到所述SPT預(yù)處理步驟的等待時間，以及所述SPT預(yù)處理步驟到所述SPT工藝步驟的等待時間，以減少所述氧化物層的形成量。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述SPT預(yù)處理步驟選用SiCoNi預(yù)清洗。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述SiCoNi預(yù)清洗選用原位SiCoNi預(yù)清洗或者非原位SiCoNi預(yù)清洗。

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，

選用原位SiCoNi預(yù)清洗進行所述SPT預(yù)處理步驟時，控制從自對準(zhǔn)硅化物工藝到SPT預(yù)處理步驟的等待時間為0-72h；

選用非原位SiCoNi預(yù)清洗進行所述SPT預(yù)處理步驟時，控制從自對準(zhǔn)硅化物工藝到SPT預(yù)處理步驟的等待時間為0-72h，從SPT預(yù)處理步驟到所述SPT工藝步驟的等待時間為0-1h。

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述SPT預(yù)處理步驟選用HF預(yù)清洗。

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，選用HF預(yù)清洗作為所述SPT預(yù)處理步驟時，控制從自對準(zhǔn)硅化物工藝到SPT預(yù)處理步驟的等待時間為0-72h，從所述SPT預(yù)處理步驟到所述SPT工藝步驟的等待時間為0-1h。

8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述SPT工藝步驟中包括去除所述硬掩膜層和所述間隙壁的步驟，在該步驟中采用熱磷酸去除所述硬掩膜層和所述間隙壁。

9.根據(jù)權(quán)利要求1所述的方法，其特征在于，控制所述自對準(zhǔn)硅化物工藝到所述SPT工藝步驟的等待時間為0-4h，以減少所述氧化物層的形成量。

10.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述虛擬柵極和所述間隙壁的方法為：

在所述半導(dǎo)體襯底上形成多晶硅材料層；

在所述多晶硅材料層上形成圖案化的硬掩膜層；

以所述硬掩膜層為掩膜蝕刻所述多晶硅材料層，以形成所述虛擬柵極；

在所述虛擬柵極的側(cè)壁上形成偏移側(cè)壁，并執(zhí)行LDD離子注入，以在所述虛擬柵極兩側(cè)的半導(dǎo)體襯底中形成淺摻雜區(qū)；

在所述偏移側(cè)壁上形成所述間隙壁。

11.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述SPT工藝步驟之后，所述方法還包括：

在所述半導(dǎo)體襯底上形成接觸孔蝕刻停止層；

沉積層間介電層并平坦化，以填充所述半導(dǎo)體器件中的間隙；

去除所述虛擬柵極，然后形成金屬柵極；

在所述金屬柵極上方形成金屬層以及接觸孔，以形成電連接。