[發明專利]一種接合晶圓及其制備方法

有效

• 申請號: 201410114959.8
• 申請日: 2014-03-26
• 公開（公告）號: CN104952810B
• 公開（公告）日: 2019-05-21
• 發明（設計）人: 侯元琨;游寬結;華宇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L21/50
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明涉及一種接合晶圓結構及其制備方法，所述接合晶圓的邊緣設置有若干墊片區域，所述接合晶圓的邊緣僅所述墊片區域中不形成圖案，用于放置墊片。本發明所述接合晶圓的優點在于；（1）由于墊片區域的設置，所述墊片不會和所述金屬圖案接觸，所述墊片選用不銹鋼材料，所述墊片區域的表面為氧化物層，因此可以避免墊片粘連的問題。（2）可以進一步提高頂部接合晶圓和底部接合晶圓之間對準的精確度，以提高器件的良率。（3）由于所述墊片區域僅僅占所述晶圓的邊緣很小的一部分，除墊片區域以外的地方設置有圖案，起到支撐，避免了在研磨過程中發生碎裂現象，提高器件的良率。

技術領域

本發明涉及半導體領域，具體地，本發明涉及一種接合晶圓結構及其制備方法。

背景技術

在電子消費領域，多功能設備越來越受到消費者的喜愛，相比于功能簡單的設備，多功能設備制作過程將更加復雜，比如需要在電路版上集成多個不同功能的芯片，因而出現了3D集成電路（integrated circuit，IC）技術，3D集成電路（integrated circuit，IC）被定義為一種系統級集成結構，將多個芯片在垂直平面方向堆疊，從而節省空間。

3D IC是將原裸晶尺寸的處理器晶片、可程式化邏輯閘(FPGA)晶片、記憶體晶片、射頻晶片(RF)或光電晶片，打薄之后直接疊合，并透過TSV鉆孔連接。在3D IC立體疊合技術，硅通孔(TSV)、中介板(Interposer)等關鍵技術／封裝零組件的協助下，在有限面積內進行最大程度的晶片疊加與整合，進一步縮減SoC晶片面積／封裝體積并提升晶片溝通效率。

現有技術中晶圓接合涉及各種器件和領域，例如在集成CMOS和微機電系統（MEMS）中均涉及晶圓接合的步驟，但也并不局限于所列舉的領域，現有技術中所述晶圓接合過程如圖1a所示，通常在底部晶圓101和頂部晶圓102之間設置墊片103，所述墊片的設置方式可以如圖1a-圖1b所示，在接合過程中對頂部晶圓102施加壓力，如圖2a所示，同時將所述墊片103抽離，繼續施加應力，如圖2b所示，在較高的溫度下實現底部晶圓101和頂部晶圓102之間的接合，如圖2c所示。

但是現有技術所述晶圓的設計以及接合方法存在很多弊端，如圖2d所示，其中所述頂部晶圓102和所述底部晶圓101上設置有相對應的圖案，因此在接合的過程中需要將所述頂部晶圓102和所述底部晶圓101對準設置，但是由于所述接合工藝需要較大的應力以及較高的溫度，例如400-500℃，而晶圓上的圖案通常為金屬材料，在較高的溫度下所述墊片103會和所述晶圓上的金屬圖案發生粘連，在抽離的時候通常會導致晶圓的移動，從而使所述頂部晶圓102和所述底部晶圓101的對準出現偏差，從而不能實現有效的接合，如圖2e所示。

為了解決所述墊片和所述晶圓結合的問題，在所述頂部晶圓102和所述底部晶圓101中距離邊緣3mm以內的地方不再設置任何圖案，但是在較大的區域內不設置任何圖案在該區域內也就沒有任何支撐，在晶圓接合完成之后通常還包括對頂部晶圓102進行研磨打磨的步驟，以使所述頂部晶圓102厚度減小，但是由于在接合過程中在晶圓的邊緣設置墊片的地方出現空腔，在研磨的過程中使所述晶圓的邊緣發生碎裂，如圖2f所示。

因此，現有技術中所述晶圓的設計以及接合方法存在上述很多弊端，導致晶圓不能有效的接合，使器件的良率降低，需要對現有的晶圓結構進行改進，以便消除上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明為了克服目前存在問題，提供了一種接合晶圓，所述接合晶圓的邊緣設置有若干墊片區域，所述接合晶圓的邊緣僅所述墊片區域中不形成圖案，用于放置墊片。

作為優選，在所述接合晶圓的邊緣除所述墊片區域以外均設置有金屬圖案，接合后在所述接合晶圓的邊緣形成支撐結構。