[發明專利]一種MIM結構的制備方法

有效

• 申請號: 201410113669.1
• 申請日: 2014-03-25
• 公開（公告）號: CN104952697B
• 公開（公告）日: 2018-03-27
• 發明（設計）人: 李立春
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 上海光華專利事務所(普通合伙)31219
• 代理人: 李儀萍

技術領域

本發明屬于集成電路制造技術領域，涉及一種MIM結構的制備方法。

背景技術

MIM(Metal-Insulator-Metal)電容器在超大規模集成電路(VLSI)中有著廣泛的應用,特別是在混合信號(Mixed-singnal)或射頻(Radio Frequency，RF)產品中，MIM電容器較PIP(Polysilicon-Insulator-Polysilicon，多晶硅-絕緣層-多晶硅)電容器或MIS(Metal-Insulator-Silicon，金屬-絕緣層-硅)電容器具有工藝溫度低(<450℃)，無缺乏效應(Depletion Effect)的優點。

典型的MIM電容器一般采用PECVD（等離子體增強化學氣相沉積）工藝在450℃以下沉積氧化物介電層(厚度400埃左右)。PECVD是借助微波或射頻等使含有薄膜組成原子的氣體電離，在局部形成等離子體，而等離子體化學活性很強，很容易發生反應，在基片上沉積出所期望的薄膜。為了使化學反應能在較低的溫度下進行，利用了等離子體的活性來促進反應，因而這種CVD稱為等離子體增強化學氣相沉積。在PECVD生長薄膜過程中，RF提供射頻電壓，在腔體內形成交變電場，在交變電場的作用下氣體輝光放電形成等離子態。

MIM典型的電容器為平面式結構，電容一般為1fF/μm2，為了防止針眼（pinhole）效應，MIM電容的隔離氧化層（isolation oxide layer）一般采用原位多層沉積（in-situ multilayer deposition）工藝，即在金屬下極板上分別沉積兩層絕緣層，再沉積金屬上極板。

MIM電容器的電容與氧化隔離層厚度密切相關且成反比。目前典型的厚度控制（Thickness control）為目標值+/-5埃（Target+/-5）。MIM電容的氧化物厚度與沉積過程中的RF反射（Process RF Reflected）功率密切相關，5W的RF反射功率波動就會導致WAT電容失控（out of control，OOC），極端情況下，RF檢驗結果偏差（out of specification，OOS）大于100W，WAT電容參數OOS晶圓直接在線上（inline）報廢。因此，MIM制作對PECVD工藝而言是不小的挑戰。

RF反射功率波動過大導致MIM電容報廢只是表象，深層原因是因為沉積上下金屬基板之間的多層介質層時，晶圓位置發生偏離。

因此，提供一種新的MIM結構的制備方法，以有效防止由于晶圓位置偏離導致RF異常進而使得介質層厚度控制失敗導致晶圓報廢的問題實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種MIM結構的制備方法，用于解決現有技術中介質層厚度不易控制導致晶圓報廢的問題。

為實現上述目的及其他相關目的，本發明提供一種MIM結構的制備方法，至少包括以下步驟：

S1：提供一襯底，在所述襯底上形成第一金屬層；

S2：然后將所述襯底放入反應腔內的加熱盤上，并往所述反應腔內通入反應氣體，在所述第一金屬層上生長第一介質層；

S3：利用設置于所述加熱盤中的升降針將所述襯底抬升至預設位置，并抽走所述反應腔內剩余的反應氣體，使所述反應腔內達到預設壓強；

S4：然后再利用所述升降針將所述襯底下降至所述加熱盤上；

S5：當所述襯底停放在所述加熱盤上之后，再往所述反應腔內通入反應氣體，在所述第一介質層表面生長第二介質層；

S6：最后在所述第二介質層上形成第二金屬層，得到MIM結構。

可選地，于所述步驟S3中抽走所述反應腔內剩余的反應氣體時，將與所述反應腔連接的節流閥完全打開。

可選地，于所述步驟S4中利用所述升降針將所述襯底下降至所述加熱盤上時，所述節流閥保持完全打開狀態。

可選地，于所述步驟S4中利用所述升降針將所述襯底下降至所述加熱盤上時，所述反應氣體流量小于或等于0sccm。

可選地，所述預設壓強小于100mTorr。

可選地，所述第一介質層為二氧化硅或氮化硅；所述第二介質層為二氧化硅或氮化硅。

可選地，所述反應氣體為硅烷與一氧化二氮的混合氣。

可選地，所述第一金屬層選自鋁、鉭、氮化鉭、鈦及氮化鈦中的至少一種；所述第二金屬層選自鋁、鉭、氮化鉭、鈦及氮化鈦中的至少一種。

可選地，采用PECVD法形成所述第一介質層及所述第二介質層。