[發(fā)明專利]芯片封裝結(jié)構(gòu)有效
| 申請?zhí)枺?/td> | 201410111063.4 | 申請日： | 2014-03-24 |
| 公開（公告）號： | CN104716127B | 公開（公告）日： | 2018-11-16 |
| 發(fā)明（設(shè)計(jì)）人： | 廖宗仁 | 申請（專利權(quán)）人： | 南茂科技股份有限公司 |
| 主分類號： | H01L23/64 | 分類號： | H01L23/64 |
| 代理公司： | 上海專利商標(biāo)事務(wù)所有限公司 31100 | 代理人： | 徐潔晶 |
| 地址： | 中國臺灣新竹縣*** | 國省代碼： | 中國臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 芯片 封裝 結(jié)構(gòu) | ||
1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：
芯片，包括有源表面以及相對該有源表面的背面；
至少一感應(yīng)線圈，環(huán)繞設(shè)置于該芯片的周圍區(qū)域，且未重疊于該芯片；
封裝膠體，包括上表面以及相對該上表面的下表面，并覆蓋該芯片以及該周圍區(qū)域并暴露該有源表面，其中，該感應(yīng)線圈配置于該封裝膠體上，且該封裝膠體的該下表面與該有源表面切齊；
重配置線路層，覆蓋該有源表面、部分該封裝膠體以及部分該感應(yīng)線圈，并電性連接該芯片。
2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該芯片更包括多個(gè)接墊，設(shè)置于該有源表面上，該重配置線路層電性連接該感應(yīng)線圈與該多個(gè)接墊的其中之一。
3.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該感應(yīng)線圈嵌入該封裝膠體，且該感應(yīng)線圈遠(yuǎn)離該上表面的表面突出于該下表面。
4.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，該重配置線路層包括圖案化導(dǎo)線層，該圖案化導(dǎo)線層連接突出于該下表面的部分該感應(yīng)線圈至該多個(gè)接墊的其中之一。
5.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該感應(yīng)線圈嵌入該封裝膠體，且該感應(yīng)線圈遠(yuǎn)離該下表面的表面與該上表面切齊。
6.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，該封裝膠體更包括通孔，暴露部分該感應(yīng)線圈，該重配置線路層包括圖案化導(dǎo)線層，該圖案化導(dǎo)線層連接該通孔所暴露的部分該感應(yīng)線圈至該多個(gè)接墊的其中之一。
7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該感應(yīng)線圈配置于該下表面上。
8.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該感應(yīng)線圈的數(shù)量為多個(gè)，該重配置線路層電性連接各該感應(yīng)線圈與該芯片。
9.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：
芯片，包括有源表面以及相對該有源表面的背面；
多個(gè)散熱柱，環(huán)繞設(shè)置于該芯片的周圍區(qū)域，且該些散熱柱不與該芯片電性連接；
封裝膠體，覆蓋該芯片以及該周圍區(qū)域并暴露該有源表面，該多個(gè)散熱柱配置于該封裝膠體，且該封裝膠體暴露各該散熱柱的部分；以及
重配置線路層，覆蓋該有源表面以及部分該封裝膠體，并電性連接該芯片。
10.如權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其特征在于，該封裝膠體包括上表面、相對該上表面的下表面以及多個(gè)開口，該下表面與該有源表面切齊，該重配置線路層覆蓋該下表面，該多個(gè)開口位于該上表面，該多個(gè)散熱柱嵌入該封裝膠體且各該開口暴露對應(yīng)的該散熱柱的頂面。
11.如權(quán)利要求10所述的芯片封裝結(jié)構(gòu)，其特征在于，該散熱柱遠(yuǎn)離該上表面的表面突出于該下表面。
12.如權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其特征在于，該封裝膠體包括上表面以及相對該上表面的下表面，該下表面與該有源表面切齊，該多個(gè)散熱柱嵌入該封裝膠體，且該多個(gè)散熱柱遠(yuǎn)離該下表面的表面與該上表面切齊而被該封裝膠體所暴露。
13.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：
芯片，包括有源表面以及相對該有源表面的背面；
至少一感應(yīng)線圈，環(huán)繞設(shè)置于該芯片的第一周圍區(qū)域，且未重疊于該芯片；
多個(gè)散熱柱，環(huán)繞設(shè)置于該芯片的第二周圍區(qū)域，該第一周圍區(qū)域以及該第二周圍區(qū)域彼此不重疊；
封裝膠體，覆蓋該芯片、該第一周圍區(qū)域以及該第二周圍區(qū)并暴露該有源表面，該感應(yīng)線圈以及該多個(gè)散熱柱配置于該封裝膠體上，且該封裝膠體暴露各該散熱柱的部分；以及
重配置線路層，覆蓋該有源表面以及部分該封裝膠體，并電性連接該芯片。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于南茂科技股份有限公司，未經(jīng)南茂科技股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410111063.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
