[發明專利]一種三級運算放大器有效
| 申請號: | 201410110900.1 | 申請日: | 2014-03-24 |
| 公開(公告)號: | CN103888082A | 公開(公告)日: | 2014-06-25 |
| 發明(設計)人: | 羅萍;齊釗;許志斌;陳偉中;楊云;甄少偉 | 申請(專利權)人: | 電子科技大學 |
| 主分類號: | H03F1/08 | 分類號: | H03F1/08;H03F1/42 |
| 代理公司: | 成都宏順專利代理事務所(普通合伙) 51227 | 代理人: | 李順德;王睿 |
| 地址: | 611731 四川省成*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 三級 運算放大器 | ||
技術領域
本發明涉及電子電路技術,具體的說是涉及模擬集成電路中的運算放大器的頻率補償技術。
背景技術
運算放大器是線性電路中最通用和最重要的單元電路,廣泛的應用于模擬系統和混合信號系統之中。常用的運算放大器包括單級運算放大器、兩級運算放大器和三級運算放大器。三級運算放大器因為其高增益和寬輸出擺幅而得到了廣泛的應用。
在一些驅動電路中(如LCD驅動、耳機驅動)需要運算放大器有高增益,寬帶寬等特性,且能驅動大的容性負載。相較于傳統的嵌套式米勒補償的三級運算放大器,單電容米勒補償的三級運算放大器可以節省功耗,同時增加驅動電容負載的能力。為了進一步增加驅動電容的能力,同時減小片內補償電容,節省芯片面積,可以插入一個與米勒電容串聯的電流緩沖器。其拓撲結構如圖1所示,其中電阻Rt用于檢測流過補償電容Cm的電流,然后通過一個電流緩沖器流入A點。這樣通過插入電流緩沖器破壞了補償電容形成的前饋通路,可以增加驅動電容的能力,但該結構仍然需要較大的補償電容,同時會為級引入系統性的失調。
發明內容
本發明所要解決的,就是針對上述問題,提供一種嵌入電容倍增補償模塊的的三級運算放大器。
本發明解決上述技術問題所采用的技術方案是:一種嵌三級運算放大器,包括依次相連接的偏置電路、第一級放大電路、第二級放大電路和第三級放大電路,其特征在于,還包括電容倍增模模塊,所述電容倍增模塊嵌入到第一級放大電路,所述電容倍增模塊由電流控制電流源組成。
本發明總的技術方案,在第一級放大電路中插入電容倍增模塊,從而有效減小了系統性失調,同時提高了運算放大器的增益和單位增益帶寬,本方案的電容倍增模塊由補償電容和流控制電流源組成,有效的提高了電容倍增系數。
具體的,所述第一級放大電路包括PMOS管M0、PMOS管M1、PMOS管M2、PMOS管M7、PMOS管M8、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、補償電容Cm;其中,NMOS管M3、NMOS管M4、補償電容Cm構成電容倍增模塊;
所述第二級放大電路包括PMOS管M9、NMOS管M10;
所述第三級放大電路包括PMOS管M11、NMOS管M12、PMOS管M13和電容Cb;
所述偏置電路包括PMOS管Mb0、PMOS管Mb1、NMOS管Mb2和電流源Ib;
PMOS管M0的源極、PMOS管M7的源極、PMOS管M8的源極、PMOS管M9的源極、PMOS管M11的源極、PMOS管Mb0的源極和PMOS管Mb1的源極均接電源VDD;
PMOS管Mb0的柵極和漏極、PMOS管Mb1的柵極、PMOS管M0的柵極與電流源的正向端連接;
PMOS管M0的漏極與PMOS管M1的源極和PMOS管M2的源極連接,PMOS管M1的柵極為運算放大器的正向輸入端,PMOS管M2的柵極為運算放大器的反向輸入端;
PMOS管M1的漏極與電容補償Cm的一端、NMOS管M3的漏極、NMOS管M3的柵極、NMOS管M4的柵極相連;
PMOS管M2的漏極與NMOS管M5的漏極、NMOS管M5的柵極、NMOS管M6的柵極、NMOS管M10的柵極連接;
NMOS管M6的漏極與PMOS管M7的漏極和柵極以及PMOS管M9的柵極連接;
PMOS管M8的漏極與NMOS管M4的漏極、PMOS管M9的柵極相連;
PMOS管M9的漏極與NMOS管M10的漏極連接,PMOS管M11的柵極與電容Cb的一端相連;
電容Cb的另一端與PMOS管M13的柵極和漏極以及NMOS管M12的柵極連接;
PMOS管M13的源極與NMOS管Mb2的柵極和漏極以及PMOS管Mb1的漏極連接;
NMOS管M12的漏極、PMOS管M11的漏極以及補償電容Cm的另一端連接作為運算放大器的輸出端;
電流源的反向端、NMOS管Mb2的源極、NMOS管M3的源極、NMOS管M4的源極、NMOS管M5的源極、NMOS管M6的源極、NMOS管M10的源極和NMOS管M12的源極均接地。
本發明的有益效果為,電容倍增電路嵌入了第一級放大電路,減小了所需補償電容,節省芯片面積,不需要額外的偏置電路,提高了運算放大器的增益和單位增益帶寬,同時減小系統性失調。
附圖說明
圖1為傳統的兩級運算放大器邏輯結構示意圖;
圖2為本發明的兩級運算放大器邏輯結構示意圖;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于電子科技大學,未經電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410110900.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:低密度高強度鋼及制備所述鋼的方法
- 下一篇:一種治療豬瘟的藥物





