[發明專利]一種標準單元漏電流的測試電路及測試方法

在審

• 申請號: 201410108433.9
• 申請日: 2014-03-21
• 公開（公告）號: CN104931759A
• 公開（公告）日: 2015-09-23
• 發明（設計）人: 魚江華;陳志強;古力;張鳳娟;郭響妮
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G01R19/00
• 分類號: G01R19/00
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

本發明提供一種標準單元漏電流的測試電路及測試方法，所述測試電路包括多個串接的基礎單元結構，各基礎單元結構包括驅動電路及目標單元電路，所述目標單元電路組合有多個待測試的標準單元；所述驅動電路由多個驅動單元組成，用于掛載所述目標單元電路中的各該標準單元，以使各標準單元的在穩定狀態下的輸入保持一致，所述驅動電路的漏電流不大于所述目標單元電路的漏電流。首先測試由緩沖器和與非門組成的測試電路的總漏電流值；再將標準單元替換為驅動單元，測試其總漏電流值；計算出單個驅動單元的漏電流值；最后計算出單個標準單元的漏電流值。本發明的標準單元漏電流的測試電路及測試方法簡單易操作，能準確、便捷的測試出標準單元的漏電流。

技術領域

本發明涉及集成電路性能測試領域，特別是涉及一種標準單元漏電流的測試電路及測試方法。

背景技術

在0.18um及以上工藝節點（如0.35um）的集成電路芯片設計的時候，功耗是在速度和面積之外考慮的次要因素。隨著集成電路技術的飛速發展，特別是邁入65nm/55nm工藝節點時，晶體管的數量和時鐘的頻率迅速增長，電路的功耗也越來越大，功耗已經成為約束芯片設計的一個主要因素，是衡量集成電路性能的重要指標，功耗問題越來越受到集成電路設計領域的關注。

集成電路的功耗分可為動態功耗和靜態功耗。動態功耗是指電路進行邏輯翻轉的時候所消耗的功耗。靜態功耗是指電路在不進行邏輯翻轉的時候所消耗的功耗，是由CMOS門的靜態功耗產生的。在應用于移動便攜式設備時，靜態功耗影響移動便攜式設備的待機時間，因此顯得尤為重要。

標準單元作為集成電路設計的基礎單元結構，其功耗的大小直接影響芯片的功耗。故在使用標準單元進行集成電路設計之前，需要對標準單元的動態功耗和靜態功耗進行測試來評估芯片的功耗。動態功耗的數量級較大，測試相對容易，而靜態功耗的測試則相對復雜。靜態功耗主要體現為集成電路中器件的漏電流，理想條件下，芯片的引腳和地之間是開路的，但是實際情況中，他們之間為高阻狀態，由于自由電子的存在，加上電壓后可能會有微小的電流流過，這種電流就是漏電流。漏電流測試時需要滿足以下兩個條件：

1）晶體管的數量要足夠多，使漏電流足夠大，以便使用現有測試儀器可以更為精準的測量。

2）針對由大量標準單元組成的測試電路在工作時，要求所有標準單元在穩定狀態時保持為同一邏輯狀態。

由于漏電流測試的復雜性，現有技術中的測試方法很難準確、高效地測試出漏電流，漏電流的測試成為一個難題，如何準確、便捷的測試出電路的漏電流，以便了解電路的性能，在后續芯片設計中提出解決方案已成為芯片設計領域亟待解決的問題之一。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種標準單元漏電流的測試電路及測試方法，用于解決漏電流測試難度大、效率低等問題。

為實現上述目的及其他相關目的，本發明提供一種標準單元漏電流的測試電路，所述測試電路包括多個串接的基礎單元結構，各基礎單元結構包括驅動電路及目標單元電路，其中：

所述目標單元電路組合有多個待測試的標準單元；

所述驅動電路由多個驅動單元組成，用于掛載所述目標單元電路中的各該標準單元，以使各標準單元的在穩定狀態下的輸入保持一致，其中，所述驅動電路的漏電流不大于所述目標單元電路的漏電流。

優選地，所述驅動單元為高閾值電壓緩沖器。

優選地，所述標準單元的輸入端與驅動電路的輸入端相連，輸出端懸空。

優選地，所述目標單元電路中待測試的標準單元的數量設定為1～10個。

優選地，所述標準單元漏電流的測試電路中的標準單元的總數至少設定為10000個。

優選地，所述標準單元為兩輸入與非門。